自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(0)
  • 资源 (6)
  • 收藏
  • 关注

空空如也

雷达系统设计MATLAB仿真源代码.rar

《雷达系统设计MATLAB仿真》 全书第一章到三章的源代码,对于学习很有帮助!

2020-05-10

JESD204B发送模块代码

本模块是JESD204B发送模块的代码,FPGA采用XILINX,开发软件为vivadio,带仿真,对于学习jesd204b很有用处

2018-09-14

JESD204B协议的串行接收模块代码(vivadio带仿真)

本模块是基于JESD204B协议的串行接收模块的代码,软件环境为vivadio,可以直接仿真

2018-09-14

altera系列fpga芯片IP核详解(完整版本)

第1章 Altera IP核的生成和使用 1.1 概述 1.2 MegaWizard插件管理器 1.3 SOPC构造器 1.4 基于Quartus Ⅱ软件的IP核操作 1.4.1 创建工程 1.4.2 定制和向Quartus Ⅱ工程中添加IP核 1.4.3 IP核的引用 第2章 数学运算IP核 2.1 LPM类整数运算IP核 2.1.1 LPM_ADD_SUB 2.1.2 LPM_COMPARE 2.1.3 LPM_COUNTER 2.1.4 LPM_DIVIDE 2.1.5 LPM_MULT 2.1.6 LPM_ABS 2.2 ALT类整数运算IP核 2.2.1 ALTACCUMULATE 2.2.2 ALTECC 2.2.3 ALTERA_MULT_ADD 2.2.4 ALTMEMMULT 2.2.5 ALTMULT_COMPLEX 2.2.6 ALTSQRT 2.2.7 PARALLEL_ADD 2.3 浮点数运算IP核 2.3.1 概述 2.3.2 ALTFP_ADD_SUB 2.3.3 ALTFP_DIV 2.3.4 ALTFP_MULT 2.3.5 ALTFP_SQRT 2.3.6 ALTFP_EXP 2.3.7 ALTFP_INV 2.3.8 ALTFP_INV_SQRT 2.3.9 ALTFP_LOG 2.3.10 ALTFP_ABS 2.3.11 ALTFP_COMPARE 2.3.12 ALTFP_CONVERT 2.3.13 ALTFP_MATRIX_INV 2.3.14 ALTFP_MATRIX_MULT 2.4 逻辑运算IP核 2.4.1 与、或、非和异或 2.4.2 LPM_CONSTANT 2.4.3 LPM_BUSTRI 2.4.4 LPM_MUX 2.4.5 LPM_ DECODE 2.4.6 LPM_CLSHIFT 第3章 存储器IP核 3.1 LPM类存储器IP核 3.1.1 LPM_SHIFTREG 3.1.2 LPM_FF 3.1.3 LPM_LATCH 3.2 ROM和RAM IP核 3.2.1 ROM和RAM 3.2.2 RAM初始化器 3.2.3 基于RAM的移位寄存器 3.3 FIFO 3.3.1 FIFO 3.3.2 FIFO分割器 3.4 Flash存储器IP核 第4章 数字信号处理IP核 4.1 FIR编译器 4.2 CIC 4.3 NCO 4.4 FFT 第5章 数字通信IP核 5.1 RS码编译器 5.2 Viterbi编译器 5.3 CRC编译器 5.48B/10B编译码器 5.5 POS-PHY Level 4 第6章 视频和图像处理IP核 6.1 接口 6.2 滤波器 6.2.12D FIR滤波器 6.2.22D中值滤波器 6.3 混合器 6.4 Avalon-ST视频监视器 6.5 色度重采样器 6.6 裁剪器 6.7 时钟驱动的视频输入和输出 6.7.1 时钟驱动的视频输入 6.7.2 时钟驱动的视频输出 6.8 颜色面板序列器 6.9 颜色空间转换器 6.10 控制同步器 6.11 帧读取器 6.12 帧缓存器 6.13 校正器 6.14 隔行扫描器 6.15 去隔行扫描器 6.15.1 去隔行扫描器 6.15.2 去隔行扫描器Ⅱ 6.16 缩放器 6.16.1 缩放器 6.16.2 缩放器Ⅱ 6.17 切换器 6.18 测试模板生成器 6.19 跟踪系统 第7章 输入/输出IP核 7.1 时钟控制块IP核 7.2 锁相环(PLL)IP核 7.3 LVDS收发器IP核 7.4 双数据速率I/O IP核 7.5 ALTDLL和ALTDQ_DQS IP核 7.6 I/O缓存IP核 第8章 接口IP核 8.1 ASI 8.210/100/1000 Mbps以太网IP核 8.3 DDR和DDR2 SDRAM控制器 8.4 DDR和DDR2 SDRAM HPC和ALTMEMPHY IP核 8.5 PCI编译器 8.6 PCI Express编译器 8.7 RapidIO IP核 8.8 SDI IP核 第9章 FPGA调试IP核 9.1 SignalTap Ⅱ逻辑分析仪 9.2 系统内的源和探测器(ISSP) 9.3 虚拟JTAG 9.4 串行Flash加载器 9.5 并行Flash加载器

2018-08-24

扩频通信系统的FPGA设计

《扩频通信系统的FPGA设计》系统讲述了基于FPGA的直接扩频通信系统的设计方法以及相关软硬件开发知识,并结合经典的实例应用,使读者能够从硬件设计、软件开发和系统设计等方面系统掌握FPGA的使用方法和扩频通信系统原理。 《扩频通信系统的FPGA设计》共11章,主要内容包括:扩频通信系统基本原理;FPGA设计基础方法;数字信号处理的FPGA设计;数字通信调制和解调的FPGA设计;编码和译码的FPGA设计;扩频通信发射机的FPGA设计;扩频通信接收机各种同步的FPGA设计;扩频通信接收机实例等部分。

2018-08-19

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除