- 博客(5)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 关于UVM的重载
最近做项目的时候，重用了别人的验证组件，需要对发包的driver做一定的修改，于是想到了重载。但是报了这样一个错：# UVM_FATAL @ 0: reporter [FCTTYP] Factory did not return a component of type 'sds_ge_driver'. A component of type 'my_sds_ge_driver' was ret...
2019-11-10 11:26:21
1662
原创 win7下vim的安装
参考：https://blog.csdn.net/zxy9602/article/details/79439257文章讲得比较详细，但有些地方需要注意：（1）git的安装有评论说版本有问题，于是我安装的是2.11版本的，在http://www.zdfans.com/html/30193.html 下可以下载（2）vundle的安装文章中给出的路径不太对；这里安装的是：git cl...
2019-09-29 00:37:55
321
原创 如何学习FPGA（不断更新）
个人觉得这是总结得非常好的博文：https://blog.csdn.net/k331922164/article/details/44626989我的FPGA之旅也是大致参照着作者的这篇文章进行步进的学习。由于进入公司后从事的是通信方向，因此想从自身项目的角度在谈一下个人体会。一、入门前的一些准备在校期间要是能做一些硬件相关的项目，或者画一些PCB，其实对做FPGA是有好处的，因为很多时候，FPG...
2018-06-03 12:46:39
8819
3
原创 ad7606的八通道modelsim仿真
ad7606的八通道modelsim仿真解决的疑问主要有一下几点： （1）之前一直困惑于如何确定AD的采样频率，后来在朋友的提示下，在程序中加入了定时器，每50us读取一次数据，实现采样频率变为20K。 （2）对ad_reset信号，之前一直以为计数器记满之后，会自动复位，似的该信号会马上变为高电平，仿真后才发现并未如此，满量程的计数器将会一直保持在ff的状态，使得ad-reset信号保持为低，
2017-04-11 12:13:45
3115
10
镁光 micron-lpddr5-verilog-Y52P-Rev2022-03-01-j-MICRON-CONFIDENTIA
2022-12-11
基于Verilog的ad7606的8通道并行同步采样，采样率可调，modelsim仿真通过
2017-04-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人