- 博客(1)
- 资源 (38)
- 收藏
- 关注
RSS订阅原创 使用PlanAhead进行FPGA部分动态重配设计
使用PlanAhead进行FPGA部分动态重配设计 目 录 1 概述 3 1.1 部分重配置技术的意义 3 1.2 支持部分重配置技术的软件与芯片 3 2 使用PlanAhead进行部分重配置设计 3 2.1 逻辑设计，生成ngc文件 3 2.1.1 设计顶层文件和可重配置文件 3 2.1.2 对各个设计文件综合生成ngc文件 4 2....
2018-09-13 10:32:38
2679
13
Xilinx ZYNQ-7000 AP SoC开发实战指南.pdf
本书以Xilinx公司的XC7Z020 Zynq-7000 SoC器件和Xilinx新的Vivado 2015.4集成开发环境为平台，全面系统的介绍了嵌入式系统设计的完整设计流程。何宾 著名的嵌入式技术和EDA技术专家，长期从事电子设计自动化方面的教学和科研工作，与全球多家知名的半导体厂商和EDA工具厂商大学计划保持紧密合作。目前已经出版嵌入式和EDA方面的著作近30部，内容涵盖电路仿真、电路设计、可编程逻辑器件、数字信号处理、单片机、嵌入式系统、片上可编程系统等。
2018-08-20
Xilinx+Zynq-7000嵌入式系统设计与实现
本书以Xilinx公司的XC7Z020 Zynq-7000 SoC器件和Xilinx新的Vivado 2015.4集成开发环境为平台，全面系统的介绍了嵌入式系统设计的完整设计流程。何宾 著名的嵌入式技术和EDA技术专家，长期从事电子设计自动化方面的教学和科研工作，与全球多家知名的半导体厂商和EDA工具厂商大学计划保持紧密合作。目前已经出版嵌入式和EDA方面的著作近30部，内容涵盖电路仿真、电路设计、可编程逻辑器件、数字信号处理、单片机、嵌入式系统、片上可编程系统等。
2018-08-20
pg066-jesd204
一种新型的基于高速SERDES的ADC/DAC数据传输接口。ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，采用传统的CMOS和LVDS已经很难满足设计要求，JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口
2018-08-06
PCIE_DMA：xapp1052学习笔记
RP：Root complex的部分。其中rport就是PCIE端口部分；rx_usrapp是RX部分，负责发送数据；tx_usrapp是TX部分，负责接收数据；cfg_usrapp是配置部分，配置读写使能，错误控制等，还有一些常用的任务方便其他模块调用；com_usrapp是加载RX/TX文件，把RX/TX的数据以dat文件形式保存，需要时加载/覆盖。pl_usrapp物理层控制和状态部分
2018-08-06
DMA技术之PCIE应用（XAPP1052注意点）
DMA读的操作相对复杂，需要FPGA向主机发出读请求，主机再返回数据。FPGA控制逻辑必须计算发起了多少个读TLP请求，再计算收到的数据是否足够。
一般来说FPGA可以一次发送所有的读请求，然后按照顺序接收数据即可。但是某些主板并不一定是按照请求的顺序返回数据的情况，可能后发出的请求先返回数据，属于主机乱序执行的现象。要么FPGA一次只发一个读请求，等数据收到了再发现一个读请求—但是效率就对不起了；要么对乱序情况进行特殊处理，XAPP1052还没有解决该问题。
2018-08-06
RAPIDIO嵌入式系统互连_全中文
RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。
RapidIO协议由逻辑层、传输层和物理层构成。逻辑层定义了所有协议和包格式。这是对终端进行初始化和完成传送的很有必要的信息。传输层为数据包从一个终端到另一个终端通道的必要信息。物理层描述了设备之间接口协议，例如包传装置，流量控制，电特性及低级错误管理等。Rapid IO分为并行Rapid IO标准和串行Rapid IO标准，串行RapidIO是指物理层采用串行差分模拟信号传输的RapidIO标准。
2018-08-06
基于IEEE1394总线的高速信息传输设备的设计
网络设备经数字接口进行信号交换。当连接多台机器时，由于存在音频、视频、控制等各种各样的信号，所以接口的信息传输方式、传输速度、传输容量、可带机器的数量、可接电缆的长度等，是要考虑的主要方面。世界上虽然有IEEE1394、通用串行总线(USB)等多种数字接口，但用上述标准衡量，最受重视的是IEEE1394。
IEEE1394作为一个工业标准的高速串行总线，已广泛应用于数字摄像机、数字照相机、电视机顶盒、家庭游戏机、计算机及其外围设备。更新一代的产品如DVD、硬盘录像机等也将使用IEEE1394。其在数字视音频消费市场的广泛应用，为家用市场甚至专业市场开辟了全数字化拍摄到制作环境。IEEE1394接口已经在一些厂家的摄录机中使用，如Sony 推出的DVCAM系列摄录设备，松下公司推出的DVCPRO25系列设备。其它厂家也相应推出各自的摄像机产品，将1394接口的应用推向新的高度。
2018-08-06
PCI、PCI-X和PCIExpress的原理及体系结构
ＰＣＩ、ＰＣＩＸ和ＰＣＩＥｘｐｒｅｓｓ
的原理及体系结构
马鸣锦 朱剑冰 何红旗 杜 威 编著
ＰＣＩＥｘｐｒｅｓｓ是第三代高性能ＩＯ总线，在总线结构上采取了根本性的变革，主要体
现在两个方面：一是由并行总线变为串行总线；二是采用点到点的互连。
将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路，一条链路可包含
一条或多条通路，每条通路由两对差分信号线组成双单工的串行传输通道，没有专用的数
据、地址、控制和时钟线，总线上各种事务组织成信息包来传送。ＰＣＩＥｘｐｒｅｓｓ１．０支持每
条通路在每个方向上的数据传输率达２．５Ｇｂｐｓ，每字节１０位编码，这样两个方向的带宽
可达０．５ＧＢｐｓ，整个链路的总带宽等于０．５ＧＢｐｓ乘以所含的通路数。每条链路的通路数
可根据具体设备所需的带宽裁剪，有效通路数有７种可选，这样最高传输率可达１６ＧＢｐｓ，
大大高于目前任何一种总线，可满足当前及将来一段时期的高速设备带宽需求。由于总
线变为链路，引脚数大大减少（传统ＰＣＩ总线为１２７个引脚），每引脚的平均带宽大幅提
升，有助于ＰＣＩＥｘｐｒｅｓｓ成本的降低
2018-08-06
讲路由器和交换机，网络方面的知识
《高等学校'十二五'计算机规划教材•网络工程:路由与交换技术》覆盖了交换技术、路由技术、远程访问技术、设备管理技术等技术综合应用。《高等学校'十二五'计算机规划教材•网络工程:路由与交换技术》共16章，分为三部分：基础篇主要包括网络技术基础、网络编址、交换机配置基础、路由器配置基础等；进阶篇主要包括网络规划与设计、虚拟局域网、交换机冗余链路管理、路由管理、静态路由和默认路由、RIP和OSPF路由协议技术等内容；高级篇主要包括园区网安全、广域网连接配置技术、ACL访问控制技术、NAT技术以及常见网络故障分析与处理等。《高等学校'十二五'计算机规划教材•网络工程:路由与交换技术》概念正确，内容丰富，知识实用，可作为高等学校“路由与交换技术”及相关课程的教材。
2018-08-02
RTP协议分析
RTP 全名是Real-time Transport Protocol（实时传输协议）。它是IETF 提出的一
个标准，对应的RFC 文档为RFC3550（RFC1889 为其过期版本）。RFC3550 不
仅定义了RTP，而且定义了配套的相关协议RTCP（Real-time Transport Control
Protocol，即实时传输控制协议）
2018-07-11
sip协议详解，全中文
SIP 是一个应用层的控制协议，可以用来建立、修改、和终止多媒体会话（或者会议）
例如Internet 电话。SIP 也可以邀请参与者参加已经存在的会话，比如多方会议。媒体
可以在一个已经存在的会话中方便的增加（或者删除）
2018-07-11
DM9000A中文数据手册
DM9000A 是一款完全集成的、性价比高、引脚数少、带有通用处理器接口的单芯片快
速以太网控制器。一个10/100M PHY 和4K 双字的SRAM 。它是出于低功耗和高性能目
的设计的，其IO 端口支持3.3V 与5V 容限值。
DM9000A 为适应各种处理器，提供了8 位、16 位数据接口访问内部存储器。DM9000A
物理协议层接口完全支持使用10MBps 下3 类、4 类、5 类非屏蔽双绞线和100MBps 下5
类非屏蔽双绞线。这是完全遵照IEEE 802.3u 标准。它的自动协商功能将自动完成DM9000A
配置以使其发挥出最佳性能。它还支持IEEE 802.3x 全双工流量控制。
2018-07-10
Xilinx-FPGA配置的一些细节
Xilinx配置过程
bit文件的格式
bit文件和bin文件的区别
SelectMAP文件是加载.bit呢还是.bin
EDK生成的.bit和ISE生成的.bit文件有什么区别吗
关于部分重加载
2018-06-28
Difference-Based Partial Reconfiguration
Partial reconfiguration of Virtex devices can be accomplished through the SelectMAP, JTAG, or
ICAP configuration interfaces. Instead of resetting the device and performing a complete
reconfiguration, new data is loaded to reconfigure a specific area of a device, while the rest of
the device is still in operation.
2018-06-28
Virtex 系列 FPGA 的配置和回读
本应用笔记可以作为Virtex™ 的数据手册中的配置单元的补充文本。强烈建议在阅读本应用
笔记前浏览一下Virtex 的数据手册。Virtex 系列 FPGA 提供了比前几代Xilinx 的FPGA 更宽范
围的配置和回读能力。本笔记首先给出了Virtex 的配置与以前的 Xilinx 的FPGA 如何不同的
比较，然后给出了配置过程和流程的完整描述。每个配置模式均有概述和详细的讨论，最后是
数据流格式、回读功能和操作的完整描述。
2018-06-28
802.3全套1~6
802.3全套，全部打包
802.3-2012_section1.pdf
802.3-2012_section2.pdf
802.3-2012_section3.pdf
802.3-2012_section4.pdf
802.3-2012_section5.pdf
802.3-2012_section6.pdf
2018-06-26
FPGA功耗及热点分析
FPGA的功耗由两部分构成：静态功耗和动态功耗。静态功耗是指
待机功耗，是电路状态稳定时的功耗，与电路的逻辑翻转无关；动态功耗是指电
路等效电容充放电所引起的功耗，与电路的翻转率及供电电压等有关。
2018-06-26
SIMULINK模块介绍——转载.ppt
该文档有132页的PPT组成，详细的描述了simulink工具里的各个模块的详细操作，以及中文含义解释。对学习simulink工具非常有帮助，属于稀缺资料。——转载
2019-05-13
基于FPGA的二维FFT算法在LFMCW雷达信号处理中的应用_刘文彬.pdf
线性调频连续波( LFMCW) 检测运动目标存在一定难度，利用二维FFT 处理技术对目标回波信号相位信息进行提
取，可有效抑制固定杂波，实现对运动目标的检测。介绍了线性调频连续波( LFMCW) 雷达信号进行多普勒处理的原理以及
利用单片FPGA 实现多普勒测速雷达信号处理的过程，详细说明了数据的缓存、实数序列FFT 的快速算法以及希尔伯特变换
等步骤的FPGA 实现，最后测试结果表明二维FFT 算法能很好的提取出目标的距离和速度。
2019-05-11
利用USB 3.0控制器芯片CYUSB3014实现FPGA与上位机之间的高宽带数据传输系统
利用USB 3.0控制器芯片CYUSB3014实现FPGA与上位机之间的高宽带数据传输系统
2019-04-09
使用PlanAhead进行FPGA部分动态重配设计
部分重配置Partial Reconfiguration（PR）是一种动态修改逻辑模块的技术，通过在不妨碍其它逻辑运行的同时下载部分比特位文件来实现。
2018-09-11
从ISE设计环境到vivado环境的转变
一提起Xilinx癿开収环境，人们总是兇会想起ISE，而对Vivado丌甚了觋。其实，Vivado是Xilinx公司亍2012推出癿新一代集成设计 环境。虽然目前其流行度幵丌高，但可以说Vivado代表了未杢Xilinx FPGA开収环境癿发化趋势。所以，作为一个XilinxFPGA癿开収使用者，学习掌插Vivado是趋势，也是必然
2018-09-07
ug585-Zynq-7000-TRM高清版
ug585-Zynq-7000-TRM.pdf
Zynq-7000
All Programmable SoC
Technical Reference Manual
2018-08-31
FPGA部分动态重配置傻瓜教程+实例工程_实测可行
部分重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。通过分时功能减少了 FPGA 的尺寸和数量（即成本） ；通过按需加载功能降低了动态功耗；通过时分多路复用设计功能提高解决方案的灵活性 。使用部分重配置可以让设计人员采用更少或更小的器件，从而降低功耗并提高系统的可升级性。 随时按需加载功能，更有效利用芯片。
2018-08-31
FPGA部分动态重配置教程和实例工程
部分重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。通过分时功能减少了 FPGA 的尺寸和数量（即成本） ；通过按需加载功能降低了动态功耗；通过时分多路复用设计功能提高解决方案的灵活性 。使用部分重配置可以让设计人员采用更少或更小的器件，从而降低功耗并提高系统的可升级性。 随时按需加载功能，更有效利用芯片。
2018-08-31
FPGA部分动态重配置实例教程
部分重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。通过分时功能减少了 FPGA 的尺寸和数量（即成本） ；通过按需加载功能降低了动态功耗；通过时分多路复用设计功能提高解决方案的灵活性 。使用部分重配置可以让设计人员采用更少或更小的器件，从而降低功耗并提高系统的可升级性。 随时按需加载功能，更有效利用芯片。
2018-08-31
ZYNQ-7000 SOC设计指南 何宾编著.pdf
本书以Xilinx公司的XC7Z020 Zynq-7000 SoC器件和Xilinx新的Vivado 2015.4集成开发环境为平台，全面系统的介绍了嵌入式系统设计的完整设计流程。何宾 著名的嵌入式技术和EDA技术专家，长期从事电子设计自动化方面的教学和科研工作，与全球多家知名的半导体厂商和EDA工具厂商大学计划保持紧密合作。目前已经出版嵌入式和EDA方面的著作近30部，内容涵盖电路仿真、电路设计、可编程逻辑器件、数字信号处理、单片机、嵌入式系统、片上可编程系统等。
2018-08-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人