- 博客(0)
- 资源 (11)
- 收藏
- 关注
RSS订阅基于CCSDS标准的卫星遥控LDPC编码方案探讨.pdf
为了实现LDPC 编码方案,文章设计了与BCH码相似的协议格式,改动量较小且具有良好的兼容性,不会对已有遥控系统产生影响。译码方案采用并行的FPGA 译码器架构及最小和译码算法,其译码复杂度较低,硬件实现资源占用较少,具有可行性。
2020-06-04
5G-LDPC码编译码器设计与FPGA实现技术研究.pdf
5G-LDPC码编译码器设计与FPGA实现技术研究，根据5G LDPC 码校验矩阵的结构特性，结合常用编码算法中的单对角校验矩阵编码方法和双对角校验矩阵编码方法，设计了一种针对5G LDPC 码的双对角加单对角校验矩阵编码方法；
2020-06-04
Virtex-6 FPGA的eMMC控制器设计.pdf
介绍了ｅＭＭＣ芯片的技术特点、工作原理，以及控制器的设计方案。该设计基于Ｘｉｌｉｎｘ公司的Ｖｉｒｔｅｘ－６系列ＦＰＧＡ芯片，实现了控制器的设计方案，并给出了仿真结果，验证了该设计方案的可行性。此外，该设计均采用硬件逻辑实现，具有速度快、通用性强、可靠性高的特点
2020-06-04
JDEDC JESD84-B451中文.pdf
嵌入式多媒体设备（e-MMC）中文电气标准 4.51，本文档提供了一个对e•MMC电气接口及其环境和处理的全面的定义。它还提供了设计导则，并定义了降低设计开销的宏函数和算法的工具箱。
2020-06-04
SD_CRC_16_ori.v
eMMC CRC16源代码
循环冗余校验（Cyclic Redundancy Check， CRC）是一种根据网络数据包或计算机文件等数据产生简短固定位数校验码的一种信道编码技术，主要用来检测或校验数据传输或者保存后可能出现的错误。
2020-06-04
SD_CRC_7_ori.v
eMMC CRC7源代码
循环冗余校验（Cyclic Redundancy Check， CRC）是一种根据网络数据包或计算机文件等数据产生简短固定位数校验码的一种信道编码技术，主要用来检测或校验数据传输或者保存后可能出现的错误。
2020-06-04
eMMC Verilog仿真模型
eMMC Verilog仿真模型，用于FPGA eMMC 控制器仿真测试，支持e-MMC 4.51，是开发FPGA eMMC controler 的测试仿真模型。
2020-06-04
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人