- 博客(4)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 Xilinx DDS IP core介绍
Xilinx DDS IP core介绍DDS原理DDS输出频率频率分辨率DDS core 介绍DDS原理直接数字频率合成器主要由标准参考频率源、相位累加器、波形存储器、数模转换器及低通平滑滤波器构成。其中参考频率源是稳定度高的时钟，用于DDS中各部件的同步工作，下图所示为DDS结构图具体工作原理：在相位增量和偏移确定后由时钟控制相位累加器产生相位，输出相位经由量化器后舍弃低位数据， 使用高位数据对波形存储器进行查找输出波形数据，此后经数模转换器和低通滤波器生成模拟波形DDS输出频率频率分辨率
2021-09-03 17:11:09
374
原创 Xilinx FPGA 配置流程及multiboot功能介绍
Xilinx FPGA 配置流程及multiboot功能介绍一、FPGA分类二、FPGA加载流程1、FPGA上电启动2、清除配置内存3、采样配置引脚4、同步5、检查设备ID6、加载数据7、CRC校验8、启动三、配置文件格式四、MultiBoot一、FPGA分类从配置角度来看，FPGA可以分为以下三种1，基于SRAM的FPGA器件,这类产品是基于SRAM结构的可再配置型器件，上电时要将配置数据读入片内SRAM中，配置完成就可进入工作状态。掉电后SRAM中的配置数据丢失，FPGA内部逻辑关系随之消失。这
2021-08-30 12:23:58
4174
转载 FPGA之道
fpga之道 内容很全面 适合作为工具书用链接有作者和博主的对话https://blog.csdn.net/Reborn_Lee/article/details/105223130下载链接：https://pan.baidu.com/s/1eulTlWDhdH1z4ldLDj5fXQ 提取码：v0ig
2020-07-03 14:28:23
4996
3
原创 Xilinx XDC功能介绍
Xilinx 7系列FPGA 带有一个 2路12位 ADC 的XADC模块，可以实现1MSPS，可以测量内部电压和温度，XADC模块可以接受不同类型的模拟输入信号，转换后的数据存储在状态寄存器里，可以由DRP进行访问，XADC模块有JTAG专用接口，默认工作在jtag模式，监控芯片电压和温度。...
2020-07-02 20:27:46
1755
PEX_8624介绍（中文）.docx
2020-07-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人