- 博客(103)
- 收藏
- 关注
RSS订阅原创 itchat扫码超时导致二维码刷新无法登陆解决办法
在while not isLoggedIn循环前，添加一行time.sleep(15)进入itchat文件夹下的/components/login.py路径。首先在终端运行一下代码，找到itchat安装路径。在login.py中增加一行代码。
2024-01-14 10:38:43
837
原创 路科验证v2pro-lab0
右击tb1，选择simulate without optimization。切换回library窗口，可以看到work目录下生成了模块。编译成功后可以看到transcript窗口显示编译成功。选中如图所示，右击选择add wave添加波形。文件状态的❓变成✔，即为编译成功。（注意：不要选择中文名称路径）点击红框图标关闭波形路径名称。更改仿真时间为1us。
2023-10-22 14:52:44
228
原创 Verilog数字系统设计教程[第4版]夏宇闻——第17章RISC_CPU代码
【代码】Verilog数字系统设计教程[第4版]夏宇闻——第17章RISC_CPU代码。
2022-12-30 16:16:28
905
原创 Verilog数字系统设计教程[第4版]夏宇闻——第16章EEPROM代码
【代码】Verilog数字系统设计教程[第4版]夏宇闻——第16章EEPROM代码。
2022-12-29 11:26:08
453
1
原创 Verilog刷题HDLBits——Cs450/history shift
【代码】Verilog刷题HDLBits——Cs450/history shift。
2022-12-25 15:19:52
194
原创 Verilog刷题HDLBits——Cs450/counter 2bc
【代码】Verilog刷题HDLBits——Cs450/counter 2bc。
2022-12-25 15:10:21
175
原创 Verilog刷题HDLBits——Exams/review2015 fsmonehot
【代码】Verilog刷题HDLBits——Exams/review2015 fsmonehot。
2022-12-25 13:04:35
253
原创 Verilog刷题HDLBits——Exams/review2015 fancytimer
【代码】Verilog刷题HDLBits——Exams/review2015 fancytimer。
2022-12-24 18:58:07
628
原创 Verilog刷题HDLBits——Exams/review2015 fsm
【代码】Verilog刷题HDLBits——Exams/review2015 fsm。
2022-12-24 17:13:11
360
1
原创 Verilog刷题HDLBits——Exams/review2015 fsmshift
【代码】Verilog刷题HDLBits——Exams/review2015 fsmshift。
2022-12-24 15:37:54
300
原创 Verilog刷题HDLBits——Exams/review2015 fsmseq
Verilog刷题HDLBits——Exams/review2015 fsmseq。
2022-12-24 13:57:28
166
1
原创 Verilog刷题HDLBits——Exams/review2015 shiftcount
【代码】Verilog刷题HDLBits——Exams/review2015 shiftcount。
2022-12-24 13:42:04
119
原创 Verilog刷题HDLBits——Exams/2013 q2afsm
【代码】Verilog刷题HDLBits——Exams/2013 q2afsm。
2022-12-24 12:39:44
181
原创 Verilog刷题HDLBits——Exams/2012 q2fsm
【代码】Verilog刷题HDLBits——Exams/2012 q2fsm。
2022-12-24 12:15:42
174
原创 Verilog刷题HDLBits——Exams/m2014 q6b
【代码】Verilog刷题HDLBits——Exams/m2014 q6b。
2022-12-23 15:40:46
130
1
quartus使用questa仿真时提示完整路径
2022-12-26
TA创建的收藏夹 TA关注的收藏夹
TA关注的人