想学fpga的小猪同学-CSDN博客

原创 python基础知识

研究AI非常难，需要数学、编程、机器学习的基础，但是使用AI却很简单。Python最大的优势，就是它非常接近自然语言，易于阅读理解，编程更加简单直接，更加适合初学者。人工智能和Python互相之间成就者对方，人工智能算法促进Python的发展，而Python也让算法更加简单。Numpy就是用来进行矩阵计算的，而Pandas则基于Numpy，丰富并简化了Numpy的操作。Python的设计混合了传统语言的软件工程的特点和脚本语言的易用性，

2022-12-14 22:01:41 196 1

原创指令流水（计算机组成）

这条指令的编码当中，带有一个26位的立即数，这个数就是要转移的目标地址的主体部分，但是我们的目标地址应该是32位的，所以还差6位，在差的6位当中，低两位我们用0补上，因为目标地址肯定是四字节对齐的，地址的低两位肯定是0，然后还缺4位，我们通过当前的PC寄存器计算而得。所以很快，寄存器堆得到的rs的寄存器编号也发生了改变，但是这没有关系，第一条指令所需的寄存器的值已经保存到了这个（3处）流水线寄存器当中，而且在这个时候，也应该会被送到了ALU的输入端（4处）。那从根本上来说，前递和旁路指的都是这件事情。

2022-10-29 21:08:32 2268

原创流水线加法器的实现（verilog)

对于FPGA来说，器件的延迟如T1、T2、T3相对于触发器的Tco要长的多，并且寄存器的建立时间Tsu也要比器件的延迟快的多。如果某个设计可以分为若干步骤进行处理，而且整个数据处理过程是单向的，即没有反馈运算或者迭代运算，前一个步骤的输入即使下一个步骤的输出，就可以考虑采用流水线设计方法来提高系统的工作频率。第一级延迟：max（T1，T3）+ Tco，即第一级寄存器所具有的总的延迟为T1和T3两个延迟中的最大值加上寄存器的Tco（触发时间）。：将（从输入到输出）最长的路径进行初始化所需要的时间总量。

2022-10-20 20:54:01 3845 2

weixin_45239657的博客

原创 python基础知识

原创指令流水（计算机组成）

原创流水线加法器的实现（verilog)

原创【Vivado】clock ip核的使用

原创【Vivado】ram ip核的使用

原创大端序与小端序的对比（verilog）

空空如也

空空如也

原创 python基础知识

原创 指令流水（计算机组成）

原创 流水线加法器的实现（verilog)

原创 【Vivado】clock ip核的使用

原创 【Vivado】ram ip核的使用

原创 大端序与小端序的对比（verilog）

空空如也

空空如也

原创指令流水（计算机组成）

原创流水线加法器的实现（verilog)

原创【Vivado】clock ip核的使用

原创【Vivado】ram ip核的使用

原创大端序与小端序的对比（verilog）