自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(0)
  • 资源 (12)
  • 收藏
  • 关注

空空如也

pg194-axi-bridge-pcie-gen3.pdf

axi-bridge-pcie-gen3

2022-01-14

vivado基本开发流程.pdf

适用fpga初学者,从工程建立到下班验证整个操作流程

2021-11-24

1Gb_DDR3_SDRAM、TN41_01DDR3_Power、内存条ktf8c128_256_512x64hz资料

关于一些ddr存储器芯片的手册资料,一共有三个1Gb_DDR3_SDRAM、TN41_01DDR3_Power、内存条ktf8c128_256_512x64hz,根据自己需求下载吧

2021-11-24

pg007_srio_gen2.pdf

Rapid IO官方文档

2021-07-19

Aurora资料.zip

包含Aurora官方文档,以及对应的IP简单复位逻辑,能确保IP正常的启动。

2021-07-19

CDCM6208V1RGZTChip.pdf

CDCM6208V1RGZT是一款2:8的低功耗的时钟Buffer,时钟输出的电平类型有:LVDS、LVPECL、CML。输出8路中有4组是整形参数输出,另4组是部分参数输出.

2019-05-30

ICS83PN161I Final Data Sheet.pdf

ICS83PN161I芯片是一个单对单的差分时钟转换电路,只有一组时钟输出. 输出有161.1328125M 168.1170886M 167.4107143M 168.8294492M

2019-05-30

IDT8T49N004I Final Data Sheet.pdf

8T49N004I是一个4输出的可编程或可引脚配置生成不同时钟的芯片,输出差分信号的电气特性有LVPECL或LVDS,默认电气特性为LVPECL.

2019-05-30

IDT8T49N008I Final Data Sheet.pdf

8T49N008I是一个8输出的可编程或可引脚配置生成不同时钟的芯片,输出差分信号的电气特性有LVPECL或LVDS,默认电气特性为LVPECL、

2019-05-30

7 Series FPGAs Packaging and Pinout

该文档为七系列的封装Pinout,7 Series FPGAs Packaging and Pinout

2019-05-30

VC7215_SCH_REV-1_0.pdf

封装FFG1927 的原理图,HW-V7T-VC7215 VIRTEX-7 FFG1927

2019-05-30

ug472_7Series_Clocking.pdf

关于xilinx Virtex-7 时钟资源的技术文档,介绍了关于七系列的时钟结构,例一个时钟的具体时钟构造,列举的各种时钟buffers,时钟如何被驱动。

2019-05-30

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除