自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(16)
  • 收藏
  • 关注

原创 [SV基础] 数据类型和类型转换

IC验证岗面试常问知识总结~

2022-09-15 10:31:21 1409 1

原创 Linux 常用命令汇总

Linux开发环境常用命令汇总~

2022-08-14 15:27:53 282

原创 Verilog实现同步、异步FIFO

同步/异步FIFO看这篇就够了~

2022-07-12 18:14:04 396

原创 verilog实现序列生成器

校招IC岗“手撕代码”常考题目,用于复习总结~

2022-07-11 10:50:20 676

原创 如何设置QuestaSim/ModelSim 关联notepad++

一次性解决 QuestaSim/ModelSim 和 notepad++ 的关联问题~

2022-06-04 21:20:35 2002 2

原创 [FPGA系列] I2C项目实战总结

一、基本概念I2C 通讯协议(Inter-Integrated Circuit)是由 Philips 公司开发的一种简单、双向二线制同步串行总线, 只需要两根线即可在连接于总线上的器件之间传送信息。I2C 通讯设备之间的常用连接方式,如图所示。它的物理层有如下特点:(1) 它是一个支持多设备的总线。“总线”指多个设备共用的信号线。在一个 I2C 通讯总线中,可连接多个 I2C 通讯设备,支持多个通讯主机及多个通讯从机。(2) 一个 I2C...

2021-10-14 12:47:13 1884 1

原创 [FPGA系列] SDRAM项目实战总结

这个项目里面包含了大量的知识点,内容比较复杂,为了方便后续复习,对其中的内容进行一个大概的梳理。一、项目介绍设计并实现一个 SDRAM 数据读写控制器,使用 PC 机通过串口向 SDRAM 写入 10 字节数据,并将写入的 10 字节数据读出,通过串口回传至 PC 机,在串口助手上位机上打印显示回传数据。 项目中用到的SDRAM型号为W9825G6KH , 存 储 容 量 为 256Mbit(32MByte),地址位宽 13 位,数据位宽 16 位。...

2021-10-08 11:59:03 839

原创 [FPGA系列] 扩展知识 --- 存储器小结

一、存储器种类基本存储种类如图所示。存储器按其存储介质特性主要分为“易失性存储器”和“非易失性存储器”两大类。其中的“易失/非易失”是指存储器断电后,它存储的数据内容是否会丢失的特性。一般易失性存储器存取速度快,而非易失性存储器可长期保存数据。二、存储器介绍1.RAM存储器RAM 是“Random Access Memory”的缩写,被译为随机存储器。 所谓“随机存取”,指的是当存储器中的消息被读取或写入时,所需要的时间...

2021-09-25 17:09:38 482

原创 [FPGA系列] 基础知识 --- FPGA设计流程

设计流程 一般来说,FPGA的设计流程包括设计输入、RTL仿真、设计综合、布局布线、时序仿真、时序分析等,如下图所示。①设计输入:通过某些规范的描述方式,将工程师电路构思输入给EDA工具,常用的设计输入方法有原理图、HDL、IP核等。 ②分析综合:分析设计所描述的逻辑功能,并报告设计中的语法和逻辑错误,将设计输入翻译成逻辑连接(网表),最终输出网表文件。 ③功能仿真:使用仿真软件验证电路功能是否符合要求,也称作前仿真。 ...

2021-09-16 21:21:29 1149

原创 [FPGA系列] 扩展知识 --- 亚稳态小结

-------------------------- 先挖个坑------------------------------------------

2021-09-13 22:00:26 198

原创 [FPGA系列] 扩展知识 --- 时钟小结

一、基本概念时钟域:由同一个时钟信号控制的区域。 时钟抖动(Jitter):相对于理想时钟信号,实际时钟信号存在时而超前、时而之后的偏移。 时钟偏斜(Skew):时钟信号到达数字电路各个部分所用时间的差异。 时钟漂移(Wander):工程上解释:抖动频率小于10Hz的时钟抖动。 全局时钟缓冲器(BUFG):可以驱动全局时钟,使该时钟可以到达整个器件的逻辑。 时钟树:由许多缓冲单元平衡搭建的网状结构,...

2021-09-13 16:52:36 485

原创 [FPGA系列] 扩展知识 --- IP核小结

一、基本概念 IP(Intellectual Property)即知识产权。美国 Dataquest 咨询公司将半导体产业的 IP 定义为“用于 ASIC 或 FPGA 中的预先设计好的电路功能模块”。简而言之,这里的 IP 即电路功能模块。 IP核在数字电路中常用于将比较复杂的功能模块(如 FIFIO、RAM、FIR滤波器、SDRAM控制器、PCIE接口等)设计成参数可修改的模块,让其他用户可以直接调用这些模块。 使用IP核的优点:提高开发效率、减少设计...

2021-09-10 11:13:08 559

原创 [FPGA系列] 扩展知识 --- QPSK调制解调器

一、基本概念 PSK:相移键控(Phase Shift Keying),是一种用载波相位表示输入信号信息的调制技术。 BPSK:二进制相位调制,码元为“1”时,调制后载波与未调载波同相;码元为“0”时,调制后载波与未调载波反相。QPSK:全称正交相移键控(Quadrature Phase Shift Keying),又称四进制相位调制。 相位调制:通过改变载波信号的相位,使其传输数字信号(0 和 1)。 ...

2021-09-09 20:10:36 8309

原创 [FPGA系列] “乒乓操作”实战总结

一、基本概念乒乓操作是...

2021-09-08 11:46:17 3336 4

原创 [Verilog系列] 使用状态机实现2进制补码器

一、基本概念原码:用第一位表示符号,其余位表示值。反码:正数的反码是其本身,负数的反码是符号位保持不变,其余位取反。补码:正数的补码是其本身,负数的补码是在其反码的基础上+1。二、题目要求设计一个单输入单输出串行的补码状态机。输入x 是连续的bit(每个时钟周期一位),从数据的最低有效位开始,而输出 z 是输入数据的补码。状态机将接受任意长度的输入数据,该电路需要异步复位,转换在释放复位时开始,并在激活复位时停止。低位 ---> ...

2021-09-02 22:59:54 1306 2

原创 [FPGA系列] UART项目实战总结

一、UART基本概念通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作UART。它将要传输的资料在串行通信与并行通信之间加以转换,可用于单片机之间、单片机与PC之间数据通信,也就是我们常说的串口。二、串口协议 这里所说的串口协议按照我的理解,是针对“帧”这个单位来说的,其结构如下图所示。在一帧中,其基本单位是“位”,也就是bit。一帧数据包含起始位、数据位、校验位(可有可无...

2021-09-02 15:33:34 951 2

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除