- 博客(6)
- 收藏
- 关注
RSS订阅转载 Quartus II警告及原因
Quartus II警告及原因 http://home.eeworld.com.cn/home.php?mod=space&uid=271163&do=blog&id=75012 1、Warning (10227): Verilog HDL Port Declaration warning at PRESS_MODELE.v(29): data type declara...
2018-09-06 20:30:32
3216
转载 verilog中参数传递与参数定义中#的作用
[转]verilog中参数传递与参数定义中#的作用 https://www.cnblogs.com/uiojhi/p/7844879.html 一、module内部有效的定义 用parameter来定义一个标志符代表一个常量，称作符号常量，他可以提高程序的可读性和可维护性。parameter是参数型数据的关键字，在每一个赋值语句的右边都必须是一个常数表达式。即该表达式只能包含数字或先前已经...
2018-09-05 14:44:16
10351
转载 fpga利用FIFO存储高速ADC数据
fpga利用FIFO存储高速ADC数据 分类： 嵌入式2016-05-16 10:39:34 因为工作原因，需要设计一个波形显示的东西。总体架构就采用了STM32+FPGA+ADC.就是利用ADC采集正弦信号，然后将采集到的数据放到FPGA的FIFO里面，接下来，STM32通过和FPGA进行数据通信，将FIFO里面的数据全部读取，然后STM32控制液晶显示器，将读取的数据以波形的形式...
2018-08-03 19:33:36
16065
5
转载 FPGA高速采集设计方案
https://blog.csdn.net/beifx/article/details/52745979 其实基于FPGA的高速信号采集几乎都是相同的设计原理。就是先ADC采样信号，将模拟信号转换为数字信号，然后交由FPGA。而此时的FPGA需要写3个IP模块：IP核1、控制ADC自动高速转换的状态机。其作用是实现高速100M的信号采样，就是一个循环的时序控制，让ADC转换一次完成之后由FP...
2018-08-03 19:29:44
6234
转载 【转】FIFO在FPGA中应用的一些知
https://blog.csdn.net/hanghang121/article/details/17393387?locationNum=1 1．什么是FIFO？ FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1...
2018-08-03 19:27:44
1643
转载 【转】致青春 FROM：一只嵌入式行业摸爬滚打数十载的老鸟
致青春 FROM：一只嵌入式行业摸爬滚打数十载的老鸟 时间：2018-03-22 来源：互联网 作者： 标签：工程师 嵌入式 FPGA 作为一名在嵌入式行业摸爬滚打许久的老鸟，回想自己的经历之路，那么漫长可又仿佛近在眼前。——此文仅献给那些刚刚踏上硬件之路和还在徘徊的同学们，在此我简要的记录了我的学习经历和其间自己所获的一些心得，以帮助初学者少走弯路。当然，如果你觉得深有感触的话，这边...
2018-07-26 10:01:27
543
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人