- 博客(21)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 OrCAD Capture CIS 顶层原理图和子原理图接口更新
设计中为了使硬件架构或者电路模块更加清晰，经常使用顶层原理图和子原理图的方式绘制原理图。也方便团队协作。下图是一个还没放置接口的顶层原理图块。上述是一个顶层原理图，共包含四个原理图块。每个原理图块的接口还没定义。接下来，双击每个原理图块，会在该.dsn文件下自动生成4个文件夹，区中蓝色圈中的文件夹是根文件夹，也就是顶层原理图所在的文件夹，（选择文件夹–>右键单击–>MAKE ROOT 可以设置根文件夹）如下图所示：因为上述原理图块属于不同的文件夹，不能使用普通的分页连接符，需要使用POR
2021-03-15 00:31:12
4108
3
原创 OrCAD Capture CIS导网表时出现ERROR ”无效指针“ 的解决方法
今天生成网表时，遇到ERROR(ORCAP-5004):Error initializing COM property pages:无效指针”的问题。生成网表对话框中PCB Editor变成了空白页。按照网上找到方法的在命令行窗口中运行了两条指令，运行后打开OrCAD Capture CIS，再次生成网表，仍然出现同样的错误。接下来又看到有方法说用管理员身份运行OrCAD Capture CIS，进行尝试，确认以管理员身份运行后可以解决上述错误，可生成网表。...
2021-03-10 23:36:01
1615
原创 Cadence OrCAD 为创建的原理图符号添加或修改PCB Footprint
**Cadence OrCAD 为创建的原理图符号添加或修改PCB Footprint**1 点击options —>选择package properties2 在出现的edit Part Properties对话框中将PCB Footprint添加上或者进行更改。
2021-02-13 17:54:23
2972
原创 栅极驱动器中的电荷泵---BLDC和H桥预驱IC中的电荷泵
栅极驱动器中的电荷泵—BLDC预驱和H桥预驱中的电荷泵电荷泵（Charge Pump），用来做倍压器。在电机驱动IC中都能见到它的身影，用来做高边驱动。预驱驱动IC的高边驱动有两种，一种是输出恒定的驱动电压驱动高边MOSFET；另一种是在MOSFET的S端电压的基础上经过自举电容抬升电压，输出浮动的驱动电压驱动高边MOSFET。首先介绍电荷泵的工作原理及其仿真波形。...
2020-09-14 23:08:36
6781
2
原创 Zener二极管（稳压二极管）型号对照表--1N52xx系列
Cadence OrCAD Pspice仿真时，需要用到稳压二极管，可以直接使用DIODE库里的稳压管（D1N52xx）。下面是稳压管型号对照表。
2020-09-06 07:51:54
3363
1
原创 Allegro ---检查Dummy Net 、Not a net和有命名但是其中一端未连接的网络
使用Allegro PCB设计完成或者改版后可能留下一些没有删除干净的网络，这些网络可能已经没有了网络名或者有网络名但是其中一端未与任何部分连接。这些网络的存在不会引起DRC错误。见图1所示。标号为1的线是Dummy Net，该线和未使用的引脚相连。标号为2的线是Not a Net，该线没有网络属性，未与任何网络相连，两边都是悬空的。标号为3的线有网络名，但是其中一端是悬空的，未连接。检查上述三种网络的方法是：选择工具栏中Tools—>Quick Reports—>Dangling
2020-08-09 23:45:31
5403
原创 利用Cadence软件中的Model Editor工具和元器件的模型文本文件创建Spice模型
以肖特基二极管1N5819为例说明Spice模型的建立方法。**准备工作:**下载1N5819的文本模型文件，后缀名为.txt。1N5819的模型文件在Diodes官网下载。见图1和图2。具体步骤：打开PSpice Model Editor。打开下载的1N5819的Spice文本文件，File—>open—>1N5819.spice.txt，见图3。生成.lib文件，File—>Save As—>更改模型名称—>保存，见图4和图5。导出.o
2020-06-29 23:49:50
8283
4
原创 Cadence16.6 PSpice仿真步骤---以分立器件搭建的H桥电路仿真为例
Cadence PSpice仿真步骤—以分立器件搭建的H桥电路为例
2020-06-29 01:04:59
6591
6
原创 Cadence PSpice仿真中断---不收敛问题的解决方法
Cadence PSpice仿真中断—不收敛问题的解决方法仿真软件采用Cadence 16.6在仿真一张一张复杂的原理图时，有时会出现仿真停止，并弹出仿真设置窗口。如下图所示。在.out文件中找到如下报错，瞬态偏置点计算不收敛。查阅相关参考资料，发现可以通过设置增加迭代次数、减小电压精度、减小电流精度等设置，解决不收敛问题，完成仿真。但是自己设置上述参数，仍然可能经过多次尝试才能解决报错问题。Cadence PSpice软件中可以设置自动收敛（Autoconverge）。可以从第一张弹出的图片中
2020-06-27 17:50:15
5749
5
原创 Allegro 绘制PCB时相同模块的复用操作
分为两个大步骤，首先生成模块复用文件，后缀名为.mdd的文件，其次使用复用模块，生成同样布局、布线的块。创建.mdd文件：1 设置成placement edit模式。2 将要复用的模块摆放好，导线连好（导线也可以在新生成的模块中按照样板自动布置）3 选中模块的全部元器件和导线--->在任意一个元件上右键单击--->Place replicate create--->在任意一个原件上右键--->Done--->左键点击模块中的任一点(设置模...
2020-05-29 23:33:40
3332
原创 Cadence 16.6 关于Off-Page Connector Connections 与网络的连接点不同，可能引起DRC警告
问题来源Off-Page Connector用来连接同一个原理图文件夹下不同页面中相同的网络，连接点在导线中间(非端点)会引起DRC警告。连接点在端点见下图连接点在非端点，见下图 (我的本意是有这个连接点更容易区分Off-Page Connecto是否与该网络连接上)勾选了检查下述DRC项会在.DRC文件中报如下警告 (LCD原理图页中有警告）如果将LCD页中也改为端点连接，该警告消失。原因暂不明确，做个记录。...
2020-05-27 20:23:42
4317
原创 Cadence 16.6快速创建多引脚芯片原理图符号
利用Excel快速创建多引脚原理图符号1.工具ORCAD Capture CIS、Excel、芯片数据手册(以S32K142 系列LQFP100 PIN芯片为例)2. 准备工作新建一个Excel文件备用打开S32K1XX数据手册，找到PIN脚分配部分 打开S32K142PIN脚分配文件3. 具体步骤打开ORCAD Capture CIS打开原理图库新建一个原理图符号放置引脚选中引脚，右键在选中的部分单击，选择Edit Properties出现一个行数为100的表格将表
2020-05-24 10:27:55
5512
原创 使用Ultra Librarian 自动生成原理图和封装
补充说明：Ultra Librarian 从TI官网下载。.bxl文件可以到相应的芯片供应商网站上下载。本例采用ST的MCU,从ST官网上找即可。
2020-05-07 22:54:07
649
原创 Cadence Allegro 16.6使用过程中的一些小设置
1 添加过孔约束(1) 过孔属于通孔pad，设置好pad的路径；(2) Setup—>Constraints—>Physical—>Vias(DEFAULT)—>选择过孔。(3)搜索VIA开头的所有过孔，右侧最上面的那个过孔是最优先使用的，可以删除(Remove)和调整(UP、DOWN)。我最常用的过孔为0.3mm_0.6mm(信号)和0.5mm_0.9mm(电源...
2020-04-23 00:21:32
2888
原创 Cadence Allegro 16.6出Gerber---提供给板厂的制板文件
板子布线结束后要给板厂出生产文件，让其把板子按照设计生产出来。以两层板为例，需要给板厂发送的文件有14个。分别为：有10个.art光绘文件，2个参数文件，1个钻孔文件，1个.rou处理不规则钻孔文件。下面介绍.art光绘文件包含有哪些层的信息。工具栏点击 Manufacture—>Artwork 即可进行光绘修改操作。参考上述图片建立，从BOTTOM到TOP的10个文件夹。建...
2020-04-20 22:58:12
3237
原创 Cadence Allegro 16.6钻孔文件生成步骤
1 钻孔参数设置：Manufacture—>NC—>NC Parameters。需要注意单位设置，然后点击close即可生成一个nc_param.txt文件。2 自动生成钻孔文件：Manufacture—>NC—>Drill Customization—>接下来—>Auto generate symbols(自动分配钻孔符号和图形，避免自己制作的不同封...
2020-04-20 21:50:12
6214
原创 Cadence Allegro 16.6 自定义快捷键
Allegro 支持自定义快捷键，加快布板、调整丝印的速度。快捷键定义的方法是利用定义快捷键关键词(funckey)+自定义字母+操作指定（move，rotate等）。举例说明：1 在命令窗口输入：funckey v move2 在命令窗口输入：funckey r rotate3 find窗口只选中Text，单机选中要移动的丝印（General Edit模式下），按下v，丝印即可跟着鼠...
2020-04-19 22:47:03
3364
原创 Cadence Allegro 16.6 关于shape分割的一种方法
问题描述：小信号GND和大电流GND未用不同的网络标号区分，都用GND网络表示；已经布置了大电流GND的shape；其他信号连接完成后，需要为整块板子铺地时，由于网络标号相同，小信号GND会和大电流GND交织在一起。现在介绍一种方法，在最后铺地时将原本布置的大电流GND shape同小信号GND shape分隔开。1 Setup—>Areas—>shape keepout该操作为...
2020-04-19 16:38:15
5232
原创 Cadence Allegro 16.6 为未指定网络的Shape指定网络
Cadence Allegro 16.6 为未指定网络的Shape指定网络在使用Allegro布线时，当遇到大电流走线，有时会采用铺铜的方式完成。如果先铺完了铜（已经铺了一个闭合的区域），但是还没有为该shape指定网络，如图1所示。 选中.dsn设计工程文件—>Tools—>Export properties—>默认选项并点击OK。即可生成一个后缀名为.EXP的文件。(2) 用EXCEL打开该.EXP文件，打开过程中默认设置即可，即...
2020-04-11 00:44:27
7774
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人