- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog RTL 代码设计
通过11个TL小型电路模块的代码编译，观察电路的RTL结构和波形仿真的时序，快速了解如何设计基本的电路组件。1.做一个4选1的mux，并且进行波形仿真，和2选1的mux对比，观察资源消耗的变化；Verilog代码如下：RTL视图如下：波形仿真结果如下：资源消耗如下：对比2选1的mux（如下图），可以看出4选1的mux实际上就是在2选1的mux上进行拓展，选用...
2018-11-14 23:25:04
2085
原创 FPGA电路逻辑的原理图方式设计与验证
在Quartus II 9.0中 使用原理图的方式， 进行以下三个实验，把本科数字电路中熟悉的74系列集成电路， 在EDA工具中重新应用一次。实验1：拼接 4-16译码器用2片3-8 译码器拼接成4-16 译码器 仿真验证电路的正确性 注意观察输出信号的毛刺（竞争冒险）实验步骤：1.打开Quartus II 9.0，点击“File”——“New Project Wizard ”，...
2018-10-22 17:35:43
3058
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人