- 博客(108)
- 资源 (4)
- 收藏
- 关注
转载 verilog语法之generate语句的基本认识
<!--一个博主专栏付费入口结束--> <link rel="stylesheet" href="https://csdnimg.cn/release/phoenix/template/css/ck_htmledit_views-4a3473df85.css"> ...
2019-12-02 15:30:47 657
转载 Vivado工具修改仿真波形界面颜色
版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。 ...
2019-09-29 09:14:33 5733
转载 Verilog学习笔记简单功能实现(五)...............序列检测设计
转载地址:https://www.cnblogs.com/SYoong/p/5953339.html这里采用夏宇闻教授第十五章的序列检测为例来学习;从以上的状态转换图可以写出状态机的程序:module seqdet(x,out,clk,rst); input x,clk,rst; output out; reg [2:0]state; wire out;...
2019-08-30 19:25:34 453 1
转载 关于msp430的BSL下载
在使用msp430做硬件开发时,一般都不会把用于载入程序的CH340或PL2303等电路模块集成到电路板上,所以就需要一个下载器(或BSL程序烧录器)下载,这个很容易买到。不过,如果手头没有下载器的话该如何把程序下载到你的msp430???一、什么是BSLBSL(BootstrapLoader)是msp430flash系列独有的一项功能,在程序空间、ROM之外有1KB左右的引导区,...
2019-07-26 10:37:15 1813
转载 ubuntu16.04安装Vivado 2017.4 教程
安装vivado2017.4主要参考以下博客,并做了一下总结:1. Linux 下安装vivado2014.42.在Linux (Ubuntu)下面安装并启动Xilinx Vivadovivado 2017.4安装和启动步骤总结:【安装】1.上官网下载vivado hlx 版本2017.4,和 链接如下:Vivado Design Suite - HLx Editions ...
2019-07-15 19:40:39 790
转载 Verilog HDL中reg默认是有符号数还是无符号数
默认是无符号的如果要用有符号的要用integer 或者用 reg signed默认的是无符号数有符号是可以加上 reg signed [3:0] a....是无符号数,它表示寄存器类型变量,是二进制编码,而不是一个多大的数字。...
2019-05-10 14:03:53 5163
转载 MATLAB中floor、round、ceil、fix区别
Matlab取整函数有: fix, floor, ceil, round.具体应用方法如下:fix朝零方向取整,如fix(-1.3)=-1; fix(1.3)=1;floor,顾名思义,就是地板,所以是取比它小的整数,即朝负无穷方向取整,如floor(-1.3)=-2; floor(1.3)=1;floor(-1.8)=-2,floor(1.8)=1ceil,与floor相反,它的意思是天花...
2019-05-10 14:00:01 306
转载 Vivado2018.2联合Matlab的FIR滤波器设计与仿真
Introduction目录Introduction新建工程(Create a New Porject)输入正弦波叠加IP核实现FIR低通滤波器设计引出matlab进行滤波器参数设计窗函数法设计FIR滤波器FIR滤波器系数量化FIR滤波器系数导出将.co...
2019-05-09 19:12:41 5541 7
原创 FIR滤波器Implementation选项
Full Precision:完全精确Truncate LSBs:截断低位Non Symmetric Rounding Down:非对称向下舍入Non Symmetric Rounding Up:非对称舍入Symmetric Rounding to Zero:对称舍入为零Symmetric Rounding to Infinity:对称舍入到无穷大Convergent ...
2019-05-09 18:43:14 2009 1
转载 怎样写工科研究生论文
研究生毕业论文如何选题最近在为研究生毕业论本选题的事情发愁,网上看到的一篇文章,不错。转到空间。如果你也在选题阶段,可以看看。否则,建议跳过。研究生如何做研究?如何写论文?研究的道路如何走?这个讲座根据自己的研究经历和带学生的经历谈一些体会,供同学们参考。讲座中某些建议和例子是针对电子信息领域和自动化所研究生提出的,对其他领域的研究生仅供参考。一、阅读哪些文献研究生...
2019-05-07 19:36:05 2493
转载 Matlab 定点化 (fixed point designer)-入门1
Matlab 定点化 (fixed point designer)-入门1欢迎关注微信公众号:小鱼FPGA“ 当把算法用FPGA实现时,我们必须要考虑定点化问题。matlab的fixed point designer就是帮助我们定点化的工具” ...
2019-05-07 14:26:59 3764 1
转载 数字正交下变频(低通滤波法)
版权声明: https://blog.csdn.net/weiweiwanye/article/details/53575549 </div> <link rel="stylesheet" href="https://csdnimg.cn/relea...
2019-05-07 14:15:14 3375 1
原创 关于数字信号处理中的降采样的学习总结
1、参考资料链接https://baike.baidu.com/item/%E9%99%8D%E9%87%87%E6%A0%B7/6860368?fr=aladdinhttps://wenku.baidu.com/view/611009c881eb6294dd88d0d233d4b14e85243e4c.htmlhttps://baike.baidu.com/item/%E6%B7%B...
2019-05-07 13:59:27 20133
转载 Vivado工程经验与时序收敛技巧
FPGA毕竟不是ASIC,对时序收敛的要求更加严格,本文主要介绍本人在工程中学习到的各种时序约束技巧。首先强烈推荐阅读官方文档UG903和UG949,这是最重要的参考资料,没有之一。它提倡要在设计的早期阶段就要排除问题,越到后期时序的改善就越困难。其中HLS层次对性能的影响是...
2019-05-06 16:25:40 1464 1
转载 FPGA工程师自述:实践中获得经验 多动手才是王道
原文链接:http://www.sohu.com/a/260250093_416090FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。而且FPGA开发工程师是一个相对高薪的工作,学习的人也不少。然而对于刚入门的初学者来说,总有一种无从下手的感觉。本文是来自一个资深FPGA工程师的自述...
2019-05-04 13:36:37 1653
转载 FPGA信号截位策略研究
版权声明:本文为博主原创文章,转载请注明出处,谢谢! https://blog.csdn.net/jbb0523/article/details/7872774 </div> <link rel="stylesheet" href="https://...
2019-05-04 11:06:27 561 1
转载 FPGA基础学习(3) -- 跨时钟域处理方法
原文链接:https://www.cnblogs.com/rouwawa/p/7501319.html文章主要是基于学习后的总结。1. 时钟域假如设计中所有的触发器都使用一个全局网络,比如FPGA的主时钟输入,那么我们说这个设计只有一个时钟域。假如设计有两个输入时钟,如图1所示,一个时钟给接口1使用,另一给接口2使用,那么我们说这个设计中有两个时钟域。2. 亚稳态触发器的建...
2019-04-30 10:10:27 1681 1
转载 关于fpga的语言逻辑异步电路同步时序电路终于读懂了
原文链接:http://m.elecfans.com/article/575270.html从大学时代第一次接触FPGA至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。后来读研究生,工作陆陆续续也用过Quartus II...
2019-04-30 08:32:01 1790
转载 FM调制的FPGA实现(三)
版权声明:本文为博主原创文章,如果觉得不错欢迎转载,记得标明出处就行。 https://blog.csdn.net/HOOKNET/article/details/81278232 </div> <link rel="stylesheet" href="https://csdnimg.cn/release/phoeni...
2019-04-24 20:52:20 7870 3
转载 AM解调的FPGA实现(二)
版权声明:本文为博主原创文章,如果觉得不错欢迎转载,记得标明出处就行。 https://blog.csdn.net/HOOKNET/article/details/79157260 </div> <link rel="stylesheet" h...
2019-04-24 20:51:02 1172
转载 AM调制的FPGA实现
版权声明:本文为博主原创文章,如果觉得不错欢迎转载,记得标明出处就行。 https://blog.csdn.net/HOOKNET/article/details/79129451 </div> <link rel="stylesheet" href...
2019-04-24 20:49:21 4570
转载 Matlab产生波形数据文件
版权声明:本文为博主原创文章,如果觉得不错欢迎转载,记得标明出处就行。 https://blog.csdn.net/HOOKNET/article/details/79254351 </div> <link rel="stylesheet" href...
2019-04-24 20:16:36 6142 1
转载 FPGA中时钟相关概念
一、时钟相关概念理想的时钟模型是一个占空比为50%且周期固定的方波。Tclk为一个时钟周期,T1为高脉冲宽度,T2为低脉冲宽度,Tclk=T1+T2。占空比定义为高脉冲宽度与周期之比,即T1/Tclk。图1 理想时钟波形建立时间(Tsu):是指在时钟上升沿到来之前数据必须保持稳定的时间;保持...
2019-04-24 10:53:00 1060
转载 【 FPGA 】时钟抖动浅记
https://blog.csdn.net/Reborn_Lee/article/details/84933106 版权声明:本博客内容来自于个人学习过程中的总结,参考了互联网、数据手册、帮助文档、书本以及论文等上的内容,仅供学习交流使用,如有侵权,请联系,我会重写!转载请注明地址! https://blog.csdn.net/Reborn_Lee/articl...
2019-04-24 10:44:32 2086
转载 PCIe学习(三):PCIe DMA关键模块分析之二
简介 这是学习PCIe DMA传输的第二篇博客,在前一篇中叙述了PCIe DMA传输的部分基础知识,并且较为详细的分析了接收引擎的各个状态,这里接着分析第二个关键模块:发送引擎(BMD_64_TX_ENGINE.v)。 软件:VIVADO2017.4 ...
2019-04-15 09:46:57 1138
转载 PCIe学习(二):PCIe DMA关键模块分析之一
简介 学习PCIe有一段时间了,这里将这段时间的学习做一个总结。由于手里没有包含PCIe的板子,因此所做的也就是尽力将XILINX提供的实例工程中的关键模块进行分析,包括 PIO_RX_ENGINE.v,PIO_TX_ENGINE.v,PIO_EP_MEM_ACCESS.v ,希望对和我一样的初学者有...
2019-04-15 09:45:09 4398
转载 PCIe学习(一):PCIe基础及生成PIO例程分析
简介 学习PCIe有一段时间了,这里将这段时间的学习做一个总结。由于手里没有包含PCIe的板子,因此所做的也就是尽力将XILINX提供的实例工程中的关键模块进行分析,包括 PIO_RX_ENGINE.v,PIO_TX_ENGINE.v,PIO_EP_MEM_ACCESS.v ,希望对和我一样的初学者有...
2019-04-15 09:40:11 1990 3
转载 工科硕士论文答辩面面观——细数答辩会非正常现象
今天上午完成4位硕士生答辩,下午14:00开始接着进行了11位软件工程硕士答辩(本来下午安排7位,晚上安排4位答辩,我作为答辩主席,强行争分抢秒在下午18:00前把这11位学生的过场全部跑完)。屈指算来,已经先后完成10位博士(中科院单位),29位硕士,23位软件工程硕士的答辩。经过这么多长答辩,今天下午感觉彻底麻木了。已...
2019-04-14 08:49:17 524
转载 工科硕士论文评阅面面观
每年5月是研究生毕业论文评审和答辩月,是毕业生黎明前的“黑暗”。接下来骄阳似火的6月则成了学子们离校前的疯狂6月,除了穿衣带帽、合影留念外,可以肆意挥霍校园生活最后剩下的几天自由,尽情享受花前月下的浪漫,最后挥泪高歌一曲“伤离别”。对导师们来说,5-6月则是最忙碌的时段。上一周时间内,差不多评阅了本学院10余本硕士论文。...
2019-04-14 08:43:47 273
转载 硕士论文结构分析与如何写作
原 硕士论文结构分析与如何写作 置顶 2017年11月14日 20:19:02 范特西_jay 阅读数:5830 </div> <div class="opera...
2019-04-14 08:39:22 295
原创 Error while launching program: AP transaction error, DAP status f0000021 AP
今天调试程序的时候发现这个错误,程序烧写进去之后不能启动,因为用的板子没有改版,另外程序也是曾经用过的,所以就很奇怪,很迷。在和硬件小伙伴请教之后,他说是电源箱的问题,实验室有两款,有一款质量不好,不建议用,但我这次却用了,杯具了。然后换了质量好的电源箱就OK了。...
2019-04-12 19:50:40 6935
转载 通过自定义csl文件解决Mendeley使用GB/T 7714-2005时出现“等”而不是"et al"的问题
版权声明:转载请联系作者 https://blog.csdn.net/sinat_21591675/article/details/88614207 </div> <link rel="stylesheet" href="https://csdnimg.cn/release/phoenix/template/css/ck_h...
2019-04-08 10:47:39 2271 1
转载 专利实例撰写技巧
最近需要写一个发明专利,提前做点功课。参考文章传送门:https://jingyan.baidu.com/article/b7001fe1a49cc50e7282ddb6.htmlhttps://wenku.baidu.com/view/982bfc780166f5335a8102d276a20029bc64631b.html专利包括实用新型专利和发明专利,两者都有明确的格式要求,...
2019-04-06 19:26:03 16970
转载 基于FPGA的PCIe接口设计---01_PCIe基本概念
有好几个月没来更新博客啦,但是我并不是在偷懒,已经整理好好几篇的材料,后面陆续会发表出来,敬请期待!哈哈... 最近这几个月都在啃PCIe,各种查资料,看文献。总算有点头绪了,这不,就急急忙忙跟大伙分享一下劳动成果,如...
2019-04-06 13:09:29 1557
原创 Vivado复制自定义IP出现综合错误
具体报错信息没有截图,大概意思是复制的第二个IP里面有个FIFO文件找不到而造成综合失败。可以参考以下两个链接:https://forums.xilinx.com/t5/Embedded-Processor-System-Design/Question-for-error-Synth-8-439-module-not-found/td-p/453400https://forums.xi...
2019-04-04 13:00:28 2346
转载 关于Matlab中用fdatool设计滤波器
Matlab中继承了可视化的滤波器设计插件fdatool,可以方便地在可视化界面中设计滤波器参数,然后导出参数,以备后续使用。首先:在命令窗口输入fdatoo命令打开滤波器设计界面:在界面中输入目标滤波器的参数后点击下方的Design Filer按钮进行参数计算,设计完成后上方会出现滤波器的幅频响应(在菜单栏中的A...
2019-04-03 14:45:58 2829 1
转载 VIVADO FFT核的实现
在VIVADO中建立一个FFT核,只要依下图步骤就可以开始配置一个FFT核:需要配置的参数有三个标签页,需要一一配置第一个标签页里主要配置通道数,点数,时钟,吞吐量,结构,以及是否可以运行时配置,需要注意的是结构的配置会影响调整因子。第二配置页主要是数据宽度,格式,控制信号,输出方式,和可选的...
2019-03-30 18:40:40 2128
转载 VMware workstation 虚拟机兼容性问题
我在自己的本基本上安装了 VMware Workstation 10,准备搭建虚拟机环境。从别的地方拷贝了同样是用 VMware workstation 10创建的虚拟机,没有问题,可以直接打开和使用。 但是拷贝的另外两个虚拟...
2019-03-29 09:16:40 459
Vivado FFT核仿真实现(含Vivado207.4版本工程和MATLAB验证源代码)
2019-03-30
ZedBoard REV_C的BOOT.BIN、devicetree.dtb、logo.bin、zImage、led_test.sh、oled_test.sh
2018-05-11
ZedBoard REV_D的BOOT.BIN、devicetree.dtb、logo.bin、zImage
2018-05-11
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人