- 博客(121)
- 资源 (4)
- 收藏
- 关注
原创 CHI中observe响应和order响应的区别
本文讲述了Observe响应和Order响应的区别,Requestor可以根据这两者响应得到什么信息。
2024-04-20 15:28:22 941 1
原创 设计模式在芯片验证中的应用——策略
策略模式是一种行为设计模式, 它能让你定义一系列算法, 并将每种算法分别放入独立的类中, 以使算法的对象能够相互替换。
2024-04-15 20:09:36 987
原创 一文读懂Memory consistency model (内存模型)
本文介绍了计算机系统中各种常见的memory model(内存模型)以及优缺点。
2024-04-07 21:15:52 991
原创 设计模式在芯片验证中的应用——装饰器
装饰器模式(Decorator)是一种结构化软件设计模式,它提供了一种通过向类对象添加行为来修改类对象的方法,而不会影响同一类的其它对象行为。
2024-03-16 18:08:21 1082
原创 设计模式在芯片验证中的应用——责任链
责任链(Chain of Responsibility)是一种软件行为设计模式,它允许一个操作或命令由多个接收者处理。
2024-03-11 20:32:36 852
原创 设计模式在芯片验证中的应用——备忘录
本文介绍备忘录(亦称: 快照、Snapshot、Memento)在验证环境中的使用,来对设计逻辑中实现的特性进行建模。
2024-03-07 20:29:58 976
原创 CPU漏洞之Spectre
Spectre攻击通过欺骗处理器,使其推测性地执行在正确的程序执行下不应该执行的具有可测量副作用的操作,并通过侧通道(Side channel)将受害者的机密信息泄露出去。
2024-03-03 20:13:10 896
原创 CPU漏洞之Meltdown
本文介绍的Meltdown利用现代处理器上乱序执行(Ouf-of-order)的副作用(side effects)来读取任意的内核内存位置,包括个人数据和密码。
2024-02-23 21:15:56 818
原创 你真的了解UVM sequence的运行机制吗
本文将介绍sequence里常见的callback方法,以及在不同场景下,它们的是否被调用和调用顺序。
2023-12-31 11:49:18 915
原创 基于Questasim的SystemVerilog DPI使用流程
本文介绍在Questasim中如何编译和使用Systemverilog的DPI流程。
2023-09-17 07:00:00 399
原创 uvm_sequence_library 中添加sequence类型的两种方式
本文介绍了uvm_sequence_library中添加sequence类型的两种方式。
2023-08-27 11:32:10 230
原创 详解SystemVerilog中time slot的调度
本文讲一下SystemVerilog的time slot里的regions以及events的调度,这一块是理解SystemVerilog语言调度机制的重点和难点。
2023-07-05 08:17:05 1097 1
原创 有趣的UVM_LOG用法
本文讲述了如何使用UVM_LOG功能将自己感兴趣的信息提取到单独的log,并结合Command Line命令,可以实现一种不需要重复编译就可以定向提取各种ID信息的方法。
2023-06-25 08:15:00 717
原创 UVM1.2究竟在UVM1.1上做了哪些升级
本文总结了UVM1.2在UVM1.1上做的主要改动,这些改动对我们会有什么影响,以及如何适配这些改动。
2023-06-22 20:01:30 1757
原创 UVM中uvm_config_db机制背后的大功臣
本文主要讲述UVM中uvm_config_db机制背后扮演重要角色的uvm_glob_to_re()和uvm_re_match(),并给出1个例子便于大家理解。
2023-06-17 21:59:09 943 1
ARMv9-A学习记录.pdf
2022-06-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人