- 博客(0)
- 资源 (139)
- 收藏
- 关注
RSS订阅以太网物理层特性分析.docx
本文以百兆以太网为例，主要介绍以太网物理层的工作原理和特性，对于硬件设计在开发过程中更进一步了解其特性有一定的参考意义，同时，对于硬件测试人员了解以太网的工作原理也有一定的帮助。
2021-06-11
时钟相位抖动分析.docx
时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。
2021-06-11
设计电源时防止EMI的22个措施.docx
作为工作于开关状态的能量转换装置，开关电源的电压、电流变化率很高，产生的干扰强度较大； 干扰源主要集中在功率开关期间以及与之相连的散热器和高平变压器，相对于数字电路干扰源的位置 较为清楚；开关频率不高（从几十千赫和数兆赫兹），主要的干扰形式是传导干扰和近场干扰；而印 刷线路板（PCB）走线通常采用手工布线，具有更大的随意性，这增加了 PCB 分布参数的提取和近场 干扰估计的难度。
2021-06-11
浅谈驱动能力与时序的关系.docx
Local Bus是单板中最常用的总线，它既可以工作在同步方式下（如SDRAM），也可以工作在异步方式下，几乎每块单板都必须使用它。它的拓扑接口如图 1所示。
2021-06-11
盘点二级管及八大电路保护元器件.docx
电路保护元器件应用领域广泛，只要有电的地方就有安装电路保护元器件的必要，如各类家用电器、家庭视听及数码产品、个人护理等消费类电子产品、计算机及其周边、手机及其周边、照明、医疗电子、汽车电子、电力、工业设备等，涵盖人们生产生活的方方面面。
2021-06-11
高速串行SERDES以及应用介绍.docx
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。随着对信息流量需求的不断增长，传统并行接口技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SERDES正在取代传统并行总线而成为高速接口技术的主流。本文阐述了介绍SERDES的架构、关键技术、SERDES硬件设计要点以及测试方法。
2021-06-11
高速串行Serdes信号的眼图抖动测试.docx
随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。
2021-06-11
ldo与dcdc区别、原理及应用详解.docx
LDO：LOW DROPOUT VOLTAGE LDO（是low dropout voltage regulator的缩写，整流器）
低压差线性稳压器，故名思意，为线性的稳压器，仅能使用在降压应用中。也就是输出电压必需小于输入电压。
2021-06-11
DAC杂散排查与优化.docx
项目采用的是TI的射频采样器件来实现，其中每块单板上有四片射频采样DAC。在调试过程中，对DAC输出单音进行测试，发现在信号530k左右有较大的杂散，其中DAC0和DAC1的杂散幅度约-55dB左右，基本满足要求，DAC2和DAC3的杂散达到了-45dB左右，可能会影响到EVM等系统指标，需要进行排查。
2021-06-11
DAC数字位宽对底噪影响测试.docx
DAC的底噪收到采样时钟，自身热噪，数字躁底等共同作用。这里想通过实验查看数字躁底对DAC底噪的影响，特别是在LTE系统，系统指标要求没有GSM严苛的情况下，是不是可以降低数字链路的位宽，对下行链路处理单元的位宽从16bit降低到更低的bit位宽。
2021-06-11
免费赠送1000+G学习资料+20精选专业书，涵盖几乎整个电子信息等相关专业
励志学长准备转行创业，花5年时间整理1000+G(解压后约1200G)，价值3万(网上花1000元买PCB资料+分别报FPGA和Linux学习班2万元+后续个人在搜集各种电子相关资料)，最后整理成930G，仅供各位学弟学妹参考学习，也避免学弟学妹在研习电子专业的过程中多走不必要的弯路。
2019-09-10
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人