- 博客(4)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 UART接收模块设计以及仿真
1）串口模块信号波形设计如下图：参考代码：`define SIMmodule uart_rx( input clk , input rst_n , input rx232_rx , output reg rdy, output reg [7:0] rx_data ); `ifndef SIM localparam BAUD_CNT = 5208 ; `
2020-06-10 23:22:08
965
原创 仿真常用的语法
模拟按键testbenchreg key ;task key_press;beginkey = 1;#2000_000;key = 0;#2000_000;key = 1;#2000_000;key = 0;#2000_000;key = 1;#2000_000;key = 0;#25000_000; key=1; #2000_000; ke...
2020-01-14 14:19:11
133
原创 Verilog基本逻辑设计
组合逻辑:对于一个逻辑电路，其输出状态再任何时刻只取决于同一时刻的输入状态，而与电路的原来状态无关。组合逻辑两种描述方法：input a;input b;output c;1. assign c=a+b; //连续赋值语句 最简单的组合逻辑2. always@(a,b) //若使用该语句，则c要定义为reg型c=a+b; assign d = sel?a:sel1?b...
2020-01-08 22:39:06
806
原创 科学的FPGA开发流程
FPGA入门第一课 1.科学的FPGA开发流程 
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人