s375527511的博客

原创 阻抗匹配（低频和高频）

阻抗匹配，标准，现状，计算

原创 Labview复制文件夹下的内容到另一个文件夹下

1.程序前面板和后面板2设置3执行4.执行后5源代码链接：https://pan.baidu.com/s/1u4cHmA_jUL_hptbiIhTVDA?pwd=afu6 提取码：afu6

原创 LABVIEW--正弦＋高斯噪声信号及滤波

前面板信号后面板LABVIEW源程序 链接：https://pan.baidu.com/s/11B-75i4fHZwWQyjxn9yCyQ?pwd=7tfj 提取码：7tfj

原创 数码管时钟--LABVIEW编程

链接：https://pan.baidu.com/s/1CAhJvF9YguG_UH9b5Jr8Hg?1.获取系统时钟，年月日，时分秒，用14个数码管显示。如果无法下载，请在评论区留下邮箱，我可以邮件转发给你。源程序可以在百度网盘自行下载，地址链接见下方。2.闹钟设定小时和分钟。

原创 Labview程序结构

MathScript节点。

原创 LABVIEW 实战案例1--温度报警系统

图1 温度报警系统前面板。图2 温度报警系统后面板。

原创 ESD实验方法

ESD实验方法

原创 cadence安装记录_32位win7系统_亲测可用

cadence软件cadence软件下载 提取码：1234安装过程记录文件夹内详情见docx文档。

原创 SPI配置ADC芯片_明德扬FPGA学习心得

FPGA,配置ADC芯片，模块化编程。

原创 磁珠和电感

1电感储能，磁珠消耗能量2低频用电感，高频用磁珠

原创 FPGA和上位机_RS232串口接收和发送

程序框图clk_div:u_pll模块，仅用于提供signaltapII仿真时钟。接收程序发送程序致谢感谢正点原子，欢迎购买开拓者开发板。

原创 SignalTapII和Modelsim

SignalTapII是quartus自带的一个工具，相当于一个内建的示波器，可以在调试时获得实时的信号的波形 。需要结合硬件平台（如FPGA开发板）使用，用于调试和分析。Modelsim是一款仿真工具，在调试时无法实时获得实时的信息，主要用于静态仿真。不需要使用硬件平台，单纯的软件仿真分析。

原创 FPGA状态机 clk_divider_3_fsm

module clk_divider_3_fsm (input sys_clk,input sys_rst_n,output reg clk_divider_3);//parameterparameter S0 = 3'b001;parameter S1 = 3'b010;parameter S2 = 3'b100;//regr...

转载 网络协议概述：物理层、连接层、网络层、传输层、应用层详解

这篇文章主要介绍了网络协议概述：物理层、连接层、网络层、传输层、应用层详解,本文用生活中的邮差与邮局来帮助理解复杂的网络协议,通俗易懂,文风幽默,是少见的好文章,需要的朋友可以参考下信号的传输总要符合一定的协议(protocol)。比如说长城上放狼烟，是因为人们已经预先设定好狼烟这个物理信号代表了“敌人入侵”这一抽象信号。这样一个“狼烟=敌人入侵”就是一个简单的协议。协议可以更复杂，比如摩尔斯码(Morse Code)，使用短信号和长信号的组合，来代表不同的英文字母。比如SOS(***---***, .

原创 上位机和FPGA开发板--串口通信实验

首先，上位机发送数据给FPGA开发板；然后，FPGA开发板收到数据，再回发给上位机。首先，上位机>>RS232通讯_SP3232_TTL通讯>>FPGA上位机通过串口COM2的发送脚PIN3，发送的RS232信号>>SP3232的接收脚RIN1，接收信号后(芯片内部电平转换和逻辑转换，把RS232转换成TTL信号)>>转变成TTL信号后，从ROUT1脚输出>>FPGA的接收引脚UART2_RX然后，FPGA&gt..

原创 串行通信基础知识

串行通信基础知识并行通信与串行通信（同一时刻，传输的位数）同步通信与异步通信（有无同步时钟信号）单工、半双工和全双工（能否同时发送和接收）异步串口通信UART基础知识RS232接口致谢：感谢正点原子，推荐购买开拓者FPGA开发板淘宝店铺：http://openedv.taobao.com 技术论坛:www.openedv.com...

原创 RAM读写实验

实验任务使用Altera RAM IP核生成一个单端口的RAM，然后对RAM进行读写操作，并通过Modelsim软件进行仿真及SignalTap软件进行在线调试。RAM是什么 RAM（Random Access Memory），即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据， 其读写速度是由时钟频率决定的。 RAM主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。 Cyclone IV器件具有嵌入式内存结构，以满足Altera C

原创 PLL _IP_CORE仿真:输出4路时钟

1、把quartus安装目录下的altera_mf.v文件，复制到sim>tb文件夹下2、打开modelsim软件，file>新建工程，弹出对话框工程名和工程名相同 工程存放在sim文件夹下 点击OK按钮3、add Existing File点击add Existing File，添加tb文件夹下的altera_mf.v和tb_ip_pll.v文件。点击OK按钮。4、add Existing File点击add Existing File，添加ip.

原创 数码管动态显示

1、顶层文件2、计数模块3、数码管动态显示模块致谢感谢正点原子，推荐购买开拓者开发板学习和使用！

原创 6位静态数码管显示0-f

RTL Viewer工程文件1、顶层文件2、累加信号0.5S3、数码管静态显示

原创 触摸按键控制LED

说明：上升沿检测波形如下

原创 按键（按键去抖）控制蜂鸣器

*********************************************程序框架如下**************************************************0顶层模块： top_key_beep202202031底层模块： key_debounce202202032底层模块： beep_control20220203************************************************程序如下*********...

原创 敷铜--PCB设计

地环过孔用过孔创建一个地环在PCB的周围。 使用的最小的过孔是0.254mm。建议使用0.3mm的过孔。 每一个过孔的间距在1.27mm到2.5mm之间。尽可能的用通孔在每层每边都有。如图（一）参考文献：[1]https://wenku.baidu.com/view/11dd558df01dc281e53af0e4.html?rec_flag=default&sxts...

原创 flow_led

原创 text editor 设置

TOOLS菜单>>options选项在对话框中设定1tab size 42save backup file 去掉勾选备份文件

原创 SOF文件生成JIC文件

file菜单下》点击convert programming filesfloflash loader 选择EP4CE10SOF Data 选择用于转换的SOF文件点击Generate按钮，生成jic文件。点击Close 退出对话框。

原创 Verilog语法基础04--运算符

Verilog中的操作符按照功能可以分为下述类型： 1、算术运算符2、关系运算符 3、逻辑运算符 4、条件运算符 5、位运算符 6、移位运算符7、拼接运算符算术运算符： 符号 使用方法 说明 + a + b a 加上 b - a - b a 减去 b * ...

原创 Verilog--数据类型

在 Verilog 语言中，主要有三大类数据类型：寄存器数据类型、线网数据类型和参数数据类型。从名称中，我们可以看出，真正在数字电路中起作用的数据类型应该是 寄存器数据类型和线网数据类型。寄存器类型： 寄存器表示一个抽象的数据存储单元，通过赋值语句可以改变寄存器储存的值 寄存器数据类型的关键字是 reg，reg 类型数据的默认初始值为不定值xreg类型的数据只能在 always 语句和 initial 语句中被赋值。 如果该过程语句描述...

原创 Verilog 基础语法03 -- 标识符

标识符标识符( identifier）用于定义模块名、端口名、信号名等。标识符可以是任意一组字母、数字、$符号和_(下划线)符号的组合；但标识符的第一个字符必须是字母或者下划线；标识符是区分大小写的；标识符推荐写法不建议大小写混合使用；普通内部信号建议全部小写；信号命名最好体现信号的含义，简洁、清晰、易懂；以下是一些推荐的写法： 1、用有意义的有效的名字如 sum 、cpu_addr等。 2、用下划线区分词，如cpu_addr。 3、采用一些前缀或后...

原创 Verilog 基础语法02—— 数字进制格式

数字进制格式Verilog数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。二进制表示如下：4’b0101 表示4位二进制数字0101十进制表示如下：4’d2 表示4位十进制数字2（二进制0010）十六进制表示如下：4’ha 表示4位十六进制数字a（二进制1010）16’b1001_1010_1010_1001 = 16’h9AA9...

原创 Verilog 基础语法01—逻辑值

逻辑值逻辑 0：表示低电平，也就对应我们电路 GND；逻辑 1：表示高电平，也就是对应我们电路的 VCC；逻辑 X：表示未知，有可能是高电平，也有可能是低电平；逻辑 Z：表示高阻态，外部没有激励信号，是一个悬空状态。...

原创 S1_初始FPGA

FPGA（Field Programmable Gate Array），即现场可编程门阵列。它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。由于FPGA技术飞速的发展，凭借其灵活性高、开发周期短、并行计算效率高等优势，使其被应用到越来越多的领域中，如通信、算法实现、以及嵌入式等领域。FPGA凭借其灵活性以及强大的高速并行处理能力，.

原创 FPGA_01_flow_led

点亮LED流水灯

转载 2021-11-03

转自https://www.cnblogs.com/aaronLinux/p/6219146.html1、 SPI简介SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局

原创 UART基础知识2 RS232接口

原创 UART基础知识

原创 流水灯1s

module flow_led( input sys_clk , //系统时钟 input sys_rst_n, //系统复位，低电平有效 output reg [3:0] led //4个LED灯 );//reg definereg [25:0] counter;//***************************************************...

原创 按键控制蜂鸣器

按键控制蜂鸣器按键去抖模块clk,rst_n,key蜂鸣器控制模块clk,rst_n,beep顶层模块_例化文件右击，设置为顶层文件

原创 Fpga新建工程

新建文件夹E盘verilog文件夹目录下新建文件夹flow_led，在flow_led文件夹下，新建4个文件夹:par,rtl,sim,doc.新建工程向导新建工程位置

原创 高温老化电路调试注意

没清洗干净，导致焊锡残渣短路。晶振外壳金属接地，焊接时，黏连到电源脚，导致短路。高温老化，电容失效，电容的电阻值变为124Ω插座高温后，引脚间短路。