- 博客(0)
- 资源 (14)
- 收藏
- 关注
使用Quartus II Timequest时序分析器约束分析设计
使用Quartus II Timequest时序分析器约束分析设计
Quartus II的项目,并把所有需要的设计文件都加入到项目中...在编译过程中,软件会优化设计的逻辑、布局布线等来尽可能满足所有
2015-06-25
时序约束与分析
静态时序分析基本原理和时序分析模型
静态时序分析简称STA,它是一种穷尽的分析方法,它按照同步电路设计的要求,根据电路网表的拓扑结构,计算并检查电路中每一个DFF(触发器)的建立和保持时间以及其他基于路径的时延要求是否满足。STA作为FPGA设计的主要验证手段之一,不需要设计者编写测试向量,由软件自动完成分析,验证时间大大缩短,测试覆盖率可达100%。
2015-06-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人