- 博客(0)
- 资源 (1)
- 收藏
- 关注
FPGA用数码管做电子表工程文件
用Verilog写了个电子表,可以调时间,定闹钟.
button1:正常走时、调整时间、定闹钟三种模式的切换;
button2:调整时间和定闹钟时选定对应的时、分或秒;
button3:加一;
button4:闹钟开关;
light:闹钟开关标志;
touch_key:数码管开关(可关闭数码管进入省电模式);
2020-12-10
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
2020-12-10
TA创建的收藏夹 TA关注的收藏夹
TA关注的人