- 博客(3)
- 收藏
- 关注
RSS订阅原创 HDLbits 79 多路选择器映射卡诺图
HDLbits 79 多路选择器映射卡诺图Created: November 24, 2021 10:10 PMLast Edited Time: November 24, 2021 10:13 PM问题描述：对于下面的Karnaugh图，使用一个4：1多路复用器和尽可能多的2：1多路复用器给出电路实现，但使用尽可能少的路。您不得使用任何其他逻辑门，必须使用a和b作为多路复用器选择器输入，如下面的 4 对 1 多路复用器所示。您只实现了标记为top_module的部分，使得整个电路（包括 4 对
2021-11-24 22:20:25
467
原创 generate语句实例化元件（HDLbits）
generate语句实例化元件（HDLbits）Created: November 23, 2021 8:11 PMLast Edited Time: November 23, 2021 8:26 PM给定一个16位全加器add16，自行编写1位全加器元件add1，完成下图中所示的32位全加器：module add16 ( input[15:0] a, input[15:0] b, input cin, output[15:0] sum, output，cout);module top_mod
2021-11-23 20:34:54
400
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人