verilogVGA控制模块
基于Verilog的640*480的vga显示控制模块,接入时钟信号,复位信号作为控制,输出当前屏幕显示的像素点坐标数据,以供上层模块调用
Verilog语言的按键消抖模块
基于Verilog语言的按键消抖模块,比传统的延时消抖更为精细,无论是长按,还是只按一下都可以检测,对于低频时钟接入也支持
verilog语言的HDMI模块
基于Verilog语言的HDMI控制模块,实现HDMI的时序控制,可以直接作为子模块调用
基于FPGA的流水灯
基于FPGA的流水灯,由Verilog语言开发,100MHZ分频产生模块控制,可供初学者学习使用
ZYNQAXIliteEEPROM控制模块
在ZYNQ PL端生成arm AXI接口的EProm 控制器,并在ps端写了API,可由一行代码控制读取并接收写入完成中断和接收完成中断
Verilog数字钟
自己写的一个数字钟程序,仿真通过且实机烧录通过,现发出来供大家学习
Verilog数码管的动态显示
刚学fpga,写了一个数码管的动态显示,供大家交流学习使用