qq_36727123的博客

很多人询问关于约束、时序分析的问题，比如：如何设置setup，hold时间？如何使用全局时钟和第二全局时钟（长线资源）？如何进行分组约束？如何约束某部分组合逻辑？如何通过约束保证异步时钟域之间的数据交换可靠？如何使用I/O逻辑单元内部的寄存器资源？如何进行物理区域约束，完成物理综合和物理实现？

基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。

Modelsim-SE-10.2c-64bit的破解文件，仅供交流学习，请勿作它用。 其他系统和版本应该也可以破解的，需要的话请自行尝试。 ModelSim SE 10.2c-64bit是MODEL公司最新的2013版的EDA软件，完美支持UVM1.1。

FPGA那些事儿--Modelsim仿真技巧REV5.0 Altera公司期间 Modelsim初级使用教程