- 博客(105)
- 收藏
- 关注
RSS订阅
原创 全自动模拟布局设计的挑战和机遇
各种新兴应用对模拟/混合信号 (AMS) 集成电路 (IC) 的需求一直在增加，包括物联网 (IoT)、5G 网络、高级计算和医疗保健电子产品。因此，需要模拟 IC 设计的短周转时间。然而，尽管自动化算法在过去几十年中得到了显着改进，但实现模拟布局仍然是一项手动、耗时且容易出错的任务。尽管在模拟布局自动化方面不断努力，但这些成就并未在当前的工业流程中得到很好的采用。主要原因在于AMS电路的特性。由于高度的设计灵活性，AMS IC 设计是一项复杂的任务。
2022-09-10 16:08:49
2244
3
原创 模拟电路的设备层感知分析位置
模拟/混合信号 (AMS) 集成电路 (IC) 的布局与其数字对应物大不相同。AMS 电路布局通常包括各种器件，包括晶体管、电容器、电阻器和电感器。具有分层结构的复杂 AMS IC 系统也可能由预先布局的子电路组成。不同类型的设备可以占据不同的制造层。因此，在布局阶段，器件需要协同优化以实现高电路性能。利用某些器件可以由互斥层构建的事实，可以将它们精心设计为相互重叠，从而在不降低电路性能的情况下有效减少总面积和线长。在本文中，我们提出了一个分析框架来解决设备层感知模拟布局问题。
2022-09-09 13:38:38
426
原创 探索性能驱动的模拟 IC 布局的机器学习方法
模拟 IC（集成电路）布局通常是手动设计过程。这与其高度自动化的数字化对应物形成鲜明对比。这种差异是由几个相互交织的因素造成的。首先，布局对模拟电路性能的影响可能非常大，因为布局中会产生显着的 RC（电阻和电容）寄生。在表 I 中，比较了 OTA（运算跨导放大器）设计的原理图（布局前）和布局后仿真的一些性能特征。可以看出，布局会导致单位增益频率损失高达 22%。其次，布局对性能的影响通常非常复杂，因此难以快速准确地估计。最后但并非最不重要的一点是，...
2022-08-13 17:34:25
774
1
转载 Rust 常见问题之一：Blocking waiting for file lock on package cache
Cargo.lock被其他程序正在写入，独占了。原来是在cargo文件夹下面，.package_cache被加锁阻塞。cargo build 一直提示Blocking waiting for file lock on package cache。解决方法:进入对应的cargo文件夹下面，删除.package_cache文件。今天开始学习Rust，根据官网步骤，安装，Rust+vs code.前面的测试都还好，到了cargo build 这一步,【尝试删掉未重启vscode直接执行命令仍会卡住】...
2022-08-07 07:32:43
2650
原创 电流镜自动布局 布局对称性: 量化和应用以消除非线性过程梯度
I集成电路(IC)制造技术在裸片、晶圆和批次上的绝对器件可变性比同一裸片上相邻器件之间的差异可变性要大得多。因此，精密模拟电路通常基于差分设计技术。可以通过调整器件尺寸、布局和/或偏置来控制差异可变性。最小化设备之间差异（即失配）的布局标准包括使设备方向和电流方向相同；确保路由和寄生参数相同；确保周围环境（井边缘、隔离边缘等）相同，以最小化或至少匹配布局相关效应(LDE)；如果IC上预期有热点，则将器件及其触点放置在等温轮廓上。模拟电路的许多其他布局要求在[1]中有详细说明。。。...
2022-07-16 08:43:10
417
原创 走向解密模拟布局的艺术：通过迁移学习进行布局质量预测
尽管在模拟布局自动化方面付出了巨大的努力，但在实际设计流程中却很少采用。 传统的模拟布局综合工具使用各种启发式约束来修剪设计空间以确保布局后性能。 然而，由于缺乏对电路性能的模型映射布局属性，这些方法提供有限的保证和较差的通用性。 在本文中，我们试图通过定量统计方法缩短模拟电路布局后性能建模的差距。 我们利用最先进的自动模拟布局工具和行业级模拟器以自动方式生成标记的训练数据。 我们提出了一个 3D 卷积神经网络 (CNN) 模型，以使用精心设计的放置特征来预测相对放置质量。 为了实现实际使用的数据效率，我们
2022-07-14 09:45:46
341
原创 由掺杂剂波动引起的阈值变化的蒙特卡罗建模
本文介绍了一种新的 3-D 蒙特卡罗方法，用于模拟 MOSFET 中的随机掺杂剂波动效应。 该方法考虑了器件中的每个硅原子，并且通常适用于任意不均匀的掺杂分布。 除体掺杂波动外，首次研究了源漏掺杂波动对短沟道阈值电压的影响。 结果清楚地表明了逆行体掺杂和浅/突变源漏结的好处。 它还量化了优化设计的 25 nm MOSFET 中由于离散掺杂剂波动引起的阈值电压变化幅度。MOSFET 阈值电压 (V) 变化由于掺杂原子的数量和位置的随机变化而成为一个越来越重要的问题，因为器件尺寸缩小并受到越来越多的关注[1-4
2022-07-13 20:25:35
298
原创 深度强化学习的芯片布局
在这项工作中，我们提出了一种基于学习的芯片放置方法，这是芯片设计过程中最复杂和最耗时的阶段之一。 与以前的方法不同，我们的方法能够从过去的经验中学习并随着时间的推移而改进。 特别是，当我们训练更多的芯片块时，我们的方法在为以前看不见的芯片块快速生成优化布局方面变得更好。 为了实现这些结果，我们将放置作为强化学习 (RL) 问题，并训练代理将芯片网表的节点放置到芯片画布上。 为了使我们的 RL 策略能够推广到看不见的块，我们在预测放置质量的监督任务中建立了表示学习的基础。 通过设计一种能够准确预测各种网表及其
2022-07-13 09:23:12
2223
原创 一种用于指导模拟 IC 布局的定制图神经网络模型
模拟ic放置通常是一个手动过程，需要强大的经验和反复试验的迭代，因为它以复杂的方式对电路性能产生很大的影响。尽管自动模拟放置已经研究了数十年，但现有方法不足以实现与手动设计相当的性能。在这项工作中，开发了一种定制的图神经网络模型，用于预测放置对电路性能的影响。通过这种模型获得的知识可以在相同电路类型的不同拓扑之间传输。仿真结果表明，所提出的模型在准确性和知识转移方面均优于最近基于CNN的工作。它还优于图形注意网络的插件使用。所提出的模型进一步应用于模拟ic放置，并实现了与手动设计相似的性能。模拟 IC 性能
2022-07-11 20:57:41
911
原创 分析技术值得模拟集成电路放置吗？解析法
本文提出了性能驱动的解析法求解模拟电路布局，在电路性能、面积、运行时间 都优于模拟退火。由于分析技术在处理大尺寸问题方面的优势，分析技术长期以来一直是数字 IC 放置的一种流行方法。 最近，它们已被用于模拟 IC布局，这是以前的方法主要基于模拟退火的领域。 然而，缺乏两类方法之间的比较研究。 此外，不同分析技术的有效性尚不清楚。 这项工作试图通过研究现有方法和开发新的分析技术来阐明这两个问题。 由于先前的分析方法没有解决电路性能问题，这是自动模拟布局的一个关键问题，这项工作还扩展了新的分析布局器，用于性能驱
2022-07-11 20:15:29
482
原创 同时处理对称性，公共质心和一般放置约束
在当今的片上系统设计中，电路的数字和模拟部分都将在同一芯片上实现。 布局引起的寄生失配会显着影响模拟设计的电路性能。 在放置过程中考虑对称性和常见的质心约束有助于减少这些错误。 除了这两种特定类型的布局约束之外，其他约束，例如对齐、邻接、预置和最大分离，在电路布局中也是必不可少的。 在本文中，我们将介绍一种可以同时处理所有这些约束的布局方法。 据我们所知，这是第一个可以同时处理对称约束、公共质心约束和其他一般放置约束的工作。 实验结果确实证实了我们的方法在解决这种混合约束驱动的放置问题方面的有效性和可扩展性
2022-07-11 09:42:53
356
原创 ALIGN：自动化模拟布局的系统
ALIGN（“Analog Layout, Intelligently Generated from Netlists”）是一种用于模拟电路的开源自动版图生成流程。 ALIGN 将输入 SPICE 网表转换为输出 GDSII 布局，特定于给定技术，由一组设计规则指定。 该流程首先自动检测电路网表中的层次结构，并将布局综合转换为分层块组装问题。 在最低级别，参数化单元是使用设计规则的抽象生成的； 然后在几何和电气约束下组装这些块以构建电路布局。 ALIGN 已被应用于为各种模拟电路系列生成布局：低频模拟块
2022-07-11 09:07:07
1541
原创 集成电路中电流镜的分析与布局设计
通过仿真分析和现代版图设计方法的利用，对不同的电流镜拓扑进行了优化。 所研究的低压、短通道电路在 1.5 V 的电源电压下工作。电流镜在 Virtuoso Cadence CAD 工具中使用 0.11 μm 技术进行仿真和设计。 这项调查表明，可以通过使用级联技术和其他设计解决方案来获得高性能电路，这些解决方案可以减少由于非理想效应引起的比率误差。在过去的几十年里，微电子已经成为信息技术、工业电子、医疗电子和汽车工业等许多领域进步的动力。 这些成就在微电子技术的发展以及集成电路设计中使用的新设计电路解决方案
2022-07-10 16:13:19
6755
原创 改善电流不匹配的级联电流镜布局设计 2002
模拟金属氧化物半导体 (MOS) 集成电路的性能在很大程度上取决于匹配精度的因素。 电流镜的匹配精度在模拟 IC 性能中尤为重要。 布局技术和器件尺寸被认为是可以在很大程度上改善匹配行为的主要因素。 尽管这些信息很重要，但对这两个因素的研究或研究有限。 在本文中，我们基于 Lan 等人 [1999] 提出的简单电流镜提出了一种新的级联电流镜布局技术。 Cascode电流镜的新布局在参数梯度存在的情况下改善了匹配特性。 讨论了跨晶体管有源区域的阈值梯度对电流镜匹配特性的影响。 使用 SPICE 仿真比较了新
2022-07-05 00:52:59
2258
原创 寄生感知共质心二进制加权电容器布局生成集成了布局、布线和单元电容器尺寸
在设计电荷缩放数模转换器 (DAC) 时，电容器尺寸调整是一个关键步骤。 由于工艺梯度、寄生不匹配和局部变化的影响较小，较大的电容器尺寸可以实现更好的电路精度和性能。 但是，这也会导致更大的芯片面积和更高的功耗。 电荷缩放 DAC 中二进制加权电容器的大小对布线寄生效应高度敏感。 二进制加权电容器之间无与伦比的布线寄生将导致大电容器尺寸以满足电路精度和性能。 以前的工作侧重于研究在忽略布线寄生效应的情况下生成高质量的单位电容器阵列的共质心放置。 它们都没有解决二进制加权电容器的尺寸问题。 本文提出了文献中的
2022-07-02 20:07:08
315
原创 二进制加权电容器阵列的构建公共质心布局和布线
电容数模转换器 (DAC) 的准确度和线性度取决于精确的电容器比率，但这些比率会受到工艺变化和寄生效应的干扰。 本文开发了用于电荷共享 DAC 中二进制加权电容器的公共质心布局和布线的快速构建程序。 寄生效应还会降低电容器阵列的开关速度，尤其是在具有严重导线/通孔电阻的 FinFET 节点中。 为了克服这个问题，电容器阵列的布局和布线以优化开关速度，以 3dB 频率测量。 3dB 频率和 DAC INL/DNL 之间的平衡通过通过计数与色散进行权衡来显示。 该方法以低运行时间提供高质量的结果。诸如电荷缩放
2022-07-02 10:45:12
700
原创 基于ILP公式的比例电容阵列集成布局布线 2017
电容器阵列广泛用于模拟和混合信号电路设计。 以前的大多数工作都以两阶段方式或循环迭代解决布局和布线问题，这可能更耗时或在布局步骤中考虑的布线更少。 据我们所知，这项工作是第一次将电容器阵列布局和布线问题一起制定并立即解决。 实验结果表明，所提出的方法需要更短的时间才能达到与以前的工作相当的结果。 如果它们可以适合整数线性规划 (ILP) 形式，该公式还为将来添加更多布局和布线约束提供了可能性。在许多模拟设计应用中，器件对/组的不匹配会严重影响设计的性能。 对于某些设计，例如模数转换器 (ADC) 和开关电容
2022-06-29 09:20:05
222
原创 逐次逼近寄存器 ADC 的性能驱动单元电容器布局 2015
许多开关电容模拟集成电路（例如模数转换器 (ADC) 和采样保持电路）的性能与其精确的电容比直接相关。 通常，电容器失配可能由两种误差来源引起：随机失配和系统失配。 具有共质心结构的并联单元电容（UC）可以减轻随机失配误差。 生成 UC 布局问题的最佳解决方案的复杂性非常高，更不用说同时优化布局和布线问题了。 本文评估了现有工作中生成的 UC 布局的性能，并提出了一种替代 UC 布局，以实现最佳比率失配和更好的 SARADC 设计线性性能。 结果表明，对于 9 位 SAR ADC 设计，建议的 UC 布局实
2022-06-28 10:32:25
671
原创 用于提高开关电容器电路良率的基于公共质心的单元电容器的最佳布局
良率定义为所考虑的电路在容差范围内符合设计规范的概率。 相关系数较高的布局具有较少的失配和较小的电容比变化，从而实现更高的良率性能。 本研究提出了一种新的优化标准，可以快速确定放置是否是最佳的。 优化标准导致 C 条目和分区子阵列概念的发展，这可以显着减少在足够大的阵列大小上寻找最佳/接近最佳位置的搜索空间。随着半导体技术的不断缩小，工艺变化问题变得不可避免。 预计工艺变异不可控问题将变得更加严重。 因此，由工艺变化引起的良率损失成为一个重要的设计问题。 为了将工艺变异带入早期设计阶段，必须将工艺变异信息注
2022-06-27 11:47:16
243
原创 最新成果：用于模拟和混合信号布局设计的自动自适应 MOM 电容器单元生成
用于具有自适应电容的自动 MOM 电容器单元生成。 给定预期的电容值和可用的金属层，所提出的电容器单元生成方法可以产生具有最小面积和匹配电容的紧凑型 MOM 电容器单元。 与前人工作中非自适应电容的MOM电容单元相比，实验结果表明，所提出的自适应MOM电容单元生成方法可以在逐次逼近寄存器模拟中减少25%的芯片面积和20%的电容网络功耗。 数字转换器 (SAR ADC)。随着工艺技术的进步，更多的金属层可用于芯片设计和制造。 在现代设计应用中，金属氧化物-金属 (MOM) 电容器结构（例如手指 [2]、三明治
2022-06-27 08:18:30
974
原创 系统电容匹配误差和校正布局程序 1994
精确的电容比用于各种模拟和混合信号集成电路。 使用相同的单位电容器形成更大的电容可以很容易地产生 1% 的精度，但在许多情况下，0.1% 的精度可以提供重要的性能优势。 不幸的是，该比率的最终匹配精度受到许多系统和随机误差源的限制。 我们分析了实际集成电路布局中系统误差源的来源和意义，并分离出五个关键贡献者。 基于此分析，我们制定了通用布局规则列表和布局方案，使用 20-40 pm 范围内的电容器尺寸预测单个系统误差源的匹配精度优于 0.1%。多年来，M ATCHED 电容器或精密电容器比率已广泛用于制造精
2022-06-26 23:17:17
228
原创 PACES：二进制加权单元电容器阵列的基于分区中心的对称布局 2017
电容匹配影响线性性能，这是衡量模数转换器(adc)的一个关键指标。各种放置技术已被提出，以消除系统的和随机的不匹配的电容器对。然而，消除电容不匹配的放置技术可能不会导致连续近似寄存器adc具有良好的线性性能，因为它们的线性性能与它们的二进制加权连续比的准确性有关。本文解决了基于比率不匹配M、总体相关系数L和性能指标的位置估计的关键问题。低M和高L值并不意味着更高的线性性能。因此，我们提出了一种基于分区中心的对称布局算法来考虑寄生电容匹配的布局。实验结果表明，与传统方法相比，该方法可以获得更高的线性性能和更短
2022-06-26 22:13:22
407
原创 寄生感知共质心 FinFET 布局和布线以实现电流比匹配
由于更有效的通道控制和更低的功耗，FinFET 技术被认为是现代高性能和低功耗集成电路设计的更好替代方案。 然而，与传统平面CMOS技术相比，基于FinFET技术的工艺变化导致的栅极错位问题和互连线产生的寄生电阻变得更加严重。 这种栅极未对准和不想要的寄生电阻可能会增加阈值电压并降低晶体管的漏极电流。 在将 FinFET 技术应用于模拟电路设计时，漏极电流的变化会破坏晶体管之间的电流比匹配并降低电路性能。 在本文中，我们介绍了第一个 FinFET 布局和布线算法，用于生成共质心 FinFET 阵列的布局，以
2022-06-25 09:19:42
1088
原创 MOS晶体管单元电路的最佳二维公共质心布局生成
在本文中，提出了一种在二维公共质心 MOS 晶体管矩阵中拟合任意沟道宽度晶体管的通用算法。 所提出的算法保证了晶体管单元电路的布局不仅是完整的公共质心，而且在所有公共质心结构中都是最优的。 论文还提出了一种新的信道路由算法来实现公共质心路由。 该算法的可行性由实际的模拟晶体管单元电路证明。布局引起的失配和寄生会大大降低模拟电路的性能。 众所周知，常见的质心布局样式可以使匹配要求严格的模拟器件达到更好的匹配，并且对工艺变化不太敏感。 但是两个以上的匹配设备手动生成完全最优的公共质心布局是非常困难的。 在有关模
2022-06-25 00:27:12
1678
原创 具有非矩形布局1结构的电流镜的梯度灵敏度降低
介绍了一种新的电流镜结构，该结构使用具有共享通道的非矩形双漏极器件来降低对线性参数梯度的匹配灵敏度。 将新结构与传统的常见质心布局进行比较，以获得跨镜面有源区域的所有角度的阈值电压梯度。 结果表明，在某些应用中，与使用传统布局技术可实现的匹配特性相比，所提出的非矩形结构可以实现显着改进。与对具有成本效益的高端混合信号系统的日益增长的需求并行的是对基本电路块中改进的匹配性能的需求。研究人员已经提出了用于预测紧密放置的设备的匹配特性的模型 [1-3 1，但是这些模型几乎完全用于评估电路和布局技术的性能特性，这已
2022-06-21 09:31:54
80
原创 自动电流镜布局 (ACML) 工具
模拟布局自动化的大部分研究领域是由计算机工程师而不是模拟布局工程师所从事的，因此，大多数解决方案都无视工程师遵循的许多限制、约束和约定。 本文介绍了一种解决方案，该解决方案利用模拟布局工程师的专业知识，通过开发一种遵循他们遵循的相同逻辑的算法，从而创建一个比当前停滞不前的电子设计自动化 (EDA) 市场提供的工具更有效的工具。数字设计几十年以来几乎完全自动化。然而,模拟电路设计自动化远未成熟,仍然是手动执行[1]。这是由于模拟集成电路设计的复杂的结构。模拟设计具有更丰富和更复杂的设计约束,同时需要考虑,也许
2022-06-20 23:39:34
687
原创 模拟电路中晶体管阵列的性能感知公共质心布局和布线 ALIGN
共质心 (CC) 布局样式被广泛用于最小化模拟模块中匹配设备之间变化的影响，例如电流镜组和差分对。 本文介绍了一种用于晶体管阵列的建设性、性能感知的 CC 布局和布线算法。 具体来说，所提出的方法最大限度地提高了扩散共享，结合了基于扩散长度 (LOD) 的应力引起的性能变化，并减轻了电阻寄生和电迁移 (EM) 热点，所有这些在现代技术节点中都是至关重要的。 所提出的算法在商用 12nm FinFET 工艺中使用单元级和电路级测试用例进行了验证。 与现有工作相比，使用所提出的方法生成的单元显示在存在系统变化、
2022-06-20 10:19:56
2454
原创 具有任意电容比的共质心电容阵列的自动生成
该算法特别注意非整数和相同的比率，以尽量减少不匹配。 还介绍了一种基于氧化物梯度模型的电容失配估计方法。 它可以比较不同的单元电容器阵列分配。 布局问题的讨论重点是通用路由模型。 该算法和失配估计方法均在自动电容器生成工具中实现。...
2022-06-18 18:57:22
150
原创 PASTEL：电荷再分配 SAR-ADC 中具有广义比率的电容器阵列的寄生匹配驱动布局和布线
本文介绍了这种电容器阵列的互补布局和布线算法，目标是在目标 SAR-ADC 架构中实现非线性最小化。 从最先进的静态非线性模型及其随附的放置方法开始，对二进制和非二进制加权电容器比率进行了概括。 考虑到广义非线性模型和电容器布线的复杂性，开发了一种改进的布局方法，增加了由布线长度调整驱动的基于匹配的布线技术。 分析结果将新方法与最先进的方法进行了比较，实现了卓越的分辨率、线性度和面积。...
2022-06-18 15:27:12
494
原创 有源和无源设备的共质心布局：回顾和未来之路
本文对用于晶体管和无源器件的 CC 布局技术进行了调查。 尽管过去在构建 CC 布局方面进行了大量工作，但仍有许多工作要做。 构建低功耗解决方案的能力在很大程度上取决于开发构建具有低寄生效应的匹配良好的低电容结构的能力，而这仍然是一个悬而未决的问题。 早期的工作是了解 CC 布局何时优于非 CC 布局，反之亦然，但需要进一步研究。...............
2022-06-17 21:33:59
2413
1
原创 寄生感知共质心二进制加权电容器布局生成集成了布局、布线和单元电容器尺寸
以前的工作侧重于研究在忽略布线寄生效应的情况下生成高质量的单位电容器阵列的共质心放置。 它们都没有解决二进制加权电容器的尺寸问题。 本文提出了文献中的第一个问题公式，该公式在生成共质心电容器布局期间同时考虑了电容器尺寸和寄生匹配，从而在满足电路精度/性能的同时将功耗降至最低。 实验结果表明，与最先进的方法相比，所提出的方法可以实现非常显着的芯片面积和功耗降低。...
2022-06-17 20:12:16
151
原创 考虑器件匹配和寄生最小化的共质心电容器布局生成
本文解决了在共质心电容器布局生成过程中除了器件匹配之外的寄生问题。 为了有效地减少布线引起的寄生效应，提出了一种新颖的共质心放置方式，即分布式连接单元电容器。 基于布局风格，提出了比例电容布局生成流程和算法，以同时优化共质心布局的匹配特性并最大限度地减少感应寄生效应。 实验结果表明，该方法可以大大减少面积、线长和布线引起的寄生效应，保证布线后的最佳匹配质量。.........
2022-06-17 16:04:26
1356
原创 电荷分级DAC中二元加权电容器的寄生感知大小和详细路由
除了在共质心电容器布局过程中最小化随机和系统失配外，本文提出了文献中的第一个问题公式，该公式同时考虑了在共质心电容器布局生成过程中的电容器尺寸和寄生匹配，从而在电路的同时将功耗降至最低。 准确性/性能也很满意。 实验结果表明，与现有技术相比，所提出的方法可以实现非常显着的芯片面积和功耗降低。...
2022-06-17 15:31:42
1834
原创 基于非线性最坏情况分析的电荷缩放 DAC 中电容器的新棋盘放置和尺寸调整方法
最小化线性度量的方差为电容器阵列指导了一种新的棋盘放置方法。 考虑到随机和系统失配，棋盘放置被证明优于现有技术。 然后使用新的分析模型来开发电容器阵列尺寸的流程。
2022-06-17 14:25:19
397
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人