自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(13)
  • 资源 (11)
  • 收藏
  • 关注

原创 VCS 代码覆盖率和功能覆盖率使用分析

介绍vcs验证中代码覆盖率、功能覆盖率的相关指令以及关键字

2024-04-08 11:07:40 811

原创 UVM验证中“仿真时间”的设置与处理

对timescale、timeunit、timeprecision以及timeformat的使用、优先级、作用域进行介绍

2024-03-26 14:36:52 771 1

原创 UVM Sequence机制基本使用介绍

uvm sequence机制介绍

2022-12-28 10:25:17 1055 1

原创 UVM TLM(Transaction Level Modeling)1.0事务级建模介绍

system verilog, UVM TLM使用

2022-12-22 15:33:16 386

原创 Makefile使用小记

makefile使用,规则介绍,makefile常用函数

2022-11-20 22:20:03 1597

原创 UVM/System Verilog传递仿真参数

提取仿真命令中的参数到testbench,uvm_cmdline_processor的使用

2022-11-16 17:37:18 589

原创 System Verilog数据类型及系统函数

System Verilog的数据类型,初始化,类型转换,系统函数介绍

2022-11-09 22:13:41 3061

原创 VCS/Questa SIM 使用流程及Makefile

VCS,Questa SIM仿真软件使用流程,Makefile

2022-09-01 23:52:44 3000

原创 常用FPGA截位扩位方法及代码

FPGA信号处理中 常见的截位扩位处理

2022-08-19 15:39:37 1378

原创 VHDL configuration使用

VHDL configuration语法 配置

2022-04-02 09:47:07 1018

原创 VHDL 运算符及类型转换函数

一. 运算符二. 类型转换函数

2022-03-06 12:24:33 5486 3

原创 Tcl脚本还原 ZYNQ 工程

第一步:生成tcl脚本;两种方法 1.在vivado gui界面,File ->Project -> Write Tcl,选项默认,或根据自己需求更改;设置下tcl 脚本的输出路径 2.直接在shell窗口输入Tcl命令行生成 write_pro...

2020-02-26 17:14:48 682 1

原创 Matlab 常用语句总结

%% 循环读取某路径下相同文件格式的文件%% 以*.dat文件为例clear all;files = dir(strcat('g:\\breath_data\\','*.dat'));file_num = 100;%文件个数adc_datai = zeros(file_num,2048);adc_dataq = zeros(file_num,2048);for i = 1:f...

2020-02-20 14:19:52 1171 1

gvim高亮显示verilog/vhdl/system verilog 文件配置

gvim高亮显示verilog/vhdl/system verilog 文件,直接解压后替换自己目录下的.vim文件夹和.vimrc文件即可

2021-04-25

vivado_非工程模式tcl脚本

vivado非工程模式脚本,vivado非工程模式脚本,vivado非工程模式脚本,提高工作效率,减少综合时间

2020-04-05

ca_cfar verilog语言,定点

ca_cfar verilog语言版本 定点算法,算法参数均可以根据自己需求进行设置,已验证,适用于初级目标检测算法学习

2020-02-26

ca_cfar c语言

ca_cfar c语言版本 浮点算法,算法参数均可以根据自己需求进行设置,已验证,适用于初级目标检测算法学习

2020-02-25

verilog 四线spi时序

verilog 四线spi时序,已验证,spi的时钟速率可配置,支持读和写,其中写数据共24位,前16位为寄存器地址,后八位是要写入的内容,上升沿采样写入;读数据前16位为要读取的寄存器的地址,上升沿读取,read_data 是该寄存器返回的值

2020-02-20

定点FFT fft_fix.m

定点FFT ,量化系数可配置,支持1024点可配置, Matlab语言,点数可根据需求来增加蝶形运算的个数,已封装成函数,可直接调用,函数的输入参数有时域数字信号和信号长度,函数输出频域信号,输入多少点输出多少

2020-02-20

浮点FFT fft_float.m

浮点FFT 支持1024点可配置 Matlab语言,点数可根据需求来增加蝶形运算的个数,已封装成函数,可直接调用,函数的输入参数有时域数字信号和信号长度,函数输出频域信号,输入多少点输出多少

2020-02-20

阎石《数字电子技术基础》第5版笔记和课后习题含考研真题详解

阎石《数字电子技术基础》第5版笔记和课后习题含考研真题详解

2018-03-20

童诗白《模拟电子技术基础》 第4版 笔记和课后习题(含考研真题)详解

童诗白《模拟电子技术基础》 第4版 笔记和课后习题(含考研真题)详解

2018-03-20

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除