- 博客(0)
- 资源 (11)
- 收藏
- 关注
RSS订阅SystemVerilog语言简介
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。
2015-01-06
模拟电子技术
模拟电子技术”是一门理论性、实践性很强的技术基础课，是电气信息类专业的主干课。由于课程内容多、概念强，并引入了工程分析的观点，给初学者带来了很大的困难。我们所制作的这套网上学习辅导系统就是为了配合课堂教学，解决内容多、难度大、学时少的矛盾。本学习辅导系统依据面向21世纪课程教材“电子技术基础”模拟部分（第四版），根据2000年教学大纲来进行内容的组织安排
2015-01-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人