- 博客(0)
- 资源 (18)
- 收藏
- 关注
RSS订阅TCL培训教程(全) TCL培训教程(全)
本文是TCL教材的第三稿，前两稿分别是《TCL的使用》和《TCL培训教程》。这一稿加入了不少内容，是北研TCL兴趣小组共同努力的结果。本文详细介绍了TCL的各个方面，特别对利用C\C++语言扩展TCL命令作了详细论述。本文附有大量实例。
2023-06-02
E200 开源顶目的代码层次结构
介绍E200 开源平台如何运行Veri l og 仿真测试。注意： 为了能够跟随本章介绍的
内容重现相关仿真环境，需要具备Linux 命令行以及Makefile 脚本的基本知识。
此l 目录下包含了大量的源代码，主要为目前开源Core （ 譬如E203 ）和配套Soc 的Verilog
RTL 源代码文件。
涵盖全套soc 、软件工真链相FPGA 原型平台的搭建相使用。
2023-06-02
指纹识别技术的MATLAB
指纹识别技术的MATLAB实现
包涵源代码和指纹数据库 在matlab中，设置当前的目录为工作目录，在命令行中输入fpextractdemo，即可运行程序。
2018-05-02
Debussy5.4.zip
Debussy是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool，这套软体主要不是用来跑模拟或看波形，它最强大的功能是:能够在HDL source code、schematic diagram、waveform、state bubble diagram之间，即时做trace，协助工程师debug。包涵破解文档和步骤
2018-04-22
基于脚本的modelsim自动化仿真笔记
这里介绍一下如何利用脚本调用modelsim进行自动化仿真，随笔前面先介绍一下前仿真，随笔结尾处介绍后仿真。前仿真的基本介绍如下所示，由于我的笔记是写在.do文件中，因此我这里也给代码的格式，如下所示：
2018-04-22
SignalTap 电子系统分析及仿真
据笔者的理解，无论是TimeQuest，Modelsim 还是
SignalTap 它们都是调试工具。然而，所谓调试就是一边观察对象，一边将操作逼近预
期的结果。调试在宏观上可以是观察输出，或说可视化调试对象的行为... 可是在微观
观上，调试可以是捕捉一些内部的细节变化。
2018-04-22
Visual C++ 指纹模式识别演示系统
第1章
StaticFPSys Visual C++ 指纹模式识别演示系统
FPSys Visual Basic 指纹模式识别演示系统
第3章
Fingerprint Visual C++ 指纹图片显示
Fingerprint（改） 改造指纹图片显示成自建指纹模式识别演示系统
StaticFPSys Visual C++ 指纹模式识别演示系统
Bitmap 位图读写类
2018-04-22
testbench 总结 FPGA
1．激励的设置
相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。
方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使
能控制传输方向。
2018-04-22
UVM fpga
对UVM结构熟悉的读者可跳过本节。
叫UVM“框架”可能并不确切（只是便于理解，可类比软件界的“框架”）。UVM全称为通用验证方法论。在硬件开发过程中，验证是十分重要的环节。可以说，左手开发，右手验证。在历史上，为了实现通用化的验证，前人摸爬滚打，创造出了UVM这一套框架。UVM前身是OVM，两者都是Accellera提出，UVM在OVM的基础上有所改进。
本文旨在用一种简单的方式介绍UVM的结构。期望读者能够读完本文后，成功搭建一个完整的UVM验证系统。
2018-04-21
Chipscope 简明教程
本教程假定用户已有安装好仿真、综合、ISE 和相应的Chipscope，教程使用的环境如
下：
仿真：Modelsim 5.8
综合：Synplify pro 7.5.1
布局：ISE 6.2
分析：Chipscope 6.2
2018-04-20
FPGA 约束
跨时钟域路径 分析
在FPGA 设计中，并不是所有的路径都需要做时序分析，称之为假路径（false path），比
如有些路径在正常工作时并没有实现具体的逻辑功能，或者一些测试阶段使用的逻辑；有些
是不需要做时序分析，如跨时钟域路径。
可以通过添加false_path 约束，告知vivado 在时序分析时忽略这些路径，这样带来的好
处有：
2018-04-20
SATA协议分析及其FPGA实现
本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设
备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IP
CORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议
IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综
合和测试。
2018-04-20
FPGA实现DDS正弦波、方波、三角波发生器Verilog程序
2016-12-03
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人