胡闹儿-CSDN博客

原创三相无刷直流电机的控制设计（一）基本硬件电路设计

文章目录前言一、三相无刷电机简要介绍1.1电机原理2.2使用电机二、硬件设计1.驱动芯片选择2.电路设计2.1电机桥电路2.2光耦隔离电路2.2霍尔采集电路总结前言三相无刷直流电机的控制，从零开始。本系列文章抓药基于最基本的控制方式进行控制，分为硬件和软件两大部分。硬件是基于最古老的IR2136S芯片进行设计；软件是基于Xilinx—ZYNQ芯片进行设计。一、三相无刷电机简要介绍1.1电机原理直流无刷电机从结构上，比直流有刷电机少了电刷和换向器，所以内部结构无法自己完成换相的操作，因此就需要外

2022-03-16 18:47:14 2525

原创 DS18B20芯片的one-wire总线调试特点

one-wire总线一、one-wire总线是什么？二、测试问题一、one-wire总线是什么？具体的介绍详见附录文件。二、测试问题在测试one-wire总线采集数据时，通过逻辑分析仪采集数据发现，1-wire总线在空闲状态下常为低电平和手册要求不一致，如下图所示：数据手册要求如下：在常态时，1-wire总线应该被Vpu上拉，处于高电平状态，检测HCU板卡电路如下：发现电路没有进行上拉，手册里介绍DS18B20新品的DQ（1-wire）引脚为OD引脚，应当按照手册推荐进行上拉。.

2021-09-10 16:05:02 489

原创 OC门电路和OD门电路的区别

OC门电路和OD门电路的区别一、OC门电路是什么？二、OD门电路是什么？三、总结一、OC门电路是什么？OC门电路：集电极开路（open collector）OC门电路的工作原理：1）当INPUT输入高电平，Ube>0.7V，三极管U3导通，三极管U4的b点电位为0，U4截止，OUTPUT输出高电平；2）当INPUT输入高电平，Ube<0.7V，三极管U3截止，三极管U4的b点电位为高，U4导通，OUTPUT输出低电平；其中R25为上拉电阻：何为上拉电阻?将不确定的信号上拉至高电平。

2021-09-10 15:06:35 19302 3

原创基于Xilinx的XDMA核实现PCIE数据读写

基于Xilinx的XDMA核实现PCIE数据读写1 PCIE协议简介随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。这使得PCIe与PCI总线采用的拓扑结构有所不同。PCI

2021-09-08 15:23:08 1723

原创基于Libero软件下的AXI4协议的长时间读写卡死问题

AXI4协议的长时间读写卡死问题分析及解决AXI4长时间读写卡死问题问题现象问题分析SmartDebug测试代码分析（以下分析需要提前熟悉AXI4协议）更改后测试突发奇想总结AXI4长时间读写卡死问题在使用Libero软件编写AXI4协议实现总线数据的转发。采用Libero软件的AXI4interconnect-IP核实现1个AXI-Master连接8个AXI-Slave，进行数据读写。Master端挂载得是官方的AXI4格式的PCIE-ip，8个slave依次挂载的是APB、ROM、MRAM、TC、

2021-09-08 15:19:18 549

原创简单易懂的AXI_Lite 总线详解

简单易懂的AXI_Lite 总线详解1、前言AXI_LITE协议主要应用于Xilinx的ZYNQ芯片构架下的ARM和FPGA之间的数据读写，更偏向于单个寄存器的读写。2、AXI总线与ZYNQ的关系AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到了AXI4这个版本，所以当你用到Xilinx的软件的时候看到的都是“AIX4”的IP，如Vivado打包一个AXI IP的时候，

2020-07-07 09:23:09 4771 2