lixudong_1-CSDN博客

原创 timing paths

Timing paths: 1, input - to - register timing path 2, register – to – register timing path 3, register – to – output timing path 4, Combin...

2018-08-03 17:56:13 915

原创 spi通信协议

SPI同步串行外设接口序号 PIN 定义 1 CS 从机选择信号 2 SCK 串行时钟线（由主机提供） 3 MOSI 主机输出->从机输入 4 MISO 主机输入<-从机输出表一总线引脚定义图一 SPI通信示意图 SPI时序SPI时序共有4中模式，由CPHA,CPOL来确定参数 0 1 CPOL SCK空闲时为低电平 SCK空闲时为高电平 CPHA ...

2018-05-31 09:07:39 326

转载【转载】解决启动vivado2017时，弹出"Error when launching vivado.bat: Launcher time out"，实测有效

vivado2017.3暂不支持window10更新（版本1709），所以会弹出”Error when launching vivado.bat: Launcher time out”。解决方案如下：（1）进入 xilinx\2017.3\bin\unwrapped\win64.o文件夹（2）备份”vivado.exe”文件，将”vivado.exe”重命名”vivado.exe.backu...

2018-04-25 21:19:32 3025 2

原创 FPGA为什么快？

CPU和GPU都属于冯·诺依曼结构，指令译码执行，共享内存。FPGA之所以比CPU、GPU更快，本质上是因为其无指令，无共享内存的体系结构所决定的。冯氏结构中，由于执行单元可能执行任意指令，就需要有指令存储器、译码器、各种指令的运算器、分支跳转处理逻辑。而FPGA的每个逻辑单元的功能在重编程时就已经确定，不需要指令。冯氏结构中使用内存有两种作用：①保存状态。②执行单元间的通信。1）保存

2018-01-23 10:13:01 4423 2

原创 iic通信协议

I2c通信通过两根线来传输数据，一根是scl：控制时钟。另一根是sda：传输数据。Scl时钟掌控在主机手里，数据传输完后要释放掉scl（i2c可以支持一个多主机传输）。主机：初始化总线的数据传输并产生允许传输数据的时钟信号的器件。从机：此时，任何可以被寻址的器件。（注：当多主机同时初始化时，可以通过仲裁决定让哪个主机拿到控制scl的权限）。规则：1.scl高电平时，采集sda

2017-10-09 13:47:19 948

原创 ise 中的错误编号的意义

1.ERROR:XST:8992.WARNING:Xst:26773.WARNING:Xst:1336

2017-10-01 18:51:00 1436

转载 [转载]iic总线

IIC总线

2017-09-19 17:09:22 410

原创 FPGA片内实例化ROM

1.创建一个ROM初始化内容对应的文件->>*.mif 2.然后用文本文件打开，编写。3.最后创建一个ROM的IP核4.在文件中实实例化它

2017-09-08 20:29:38 4058

转载 [转载]testbench中inout类型端口的处理方式

输入端口可以由wire/reg驱动，但输入端口只能是wire；输出端口可以使wire/reg类型，输出端口只能驱动wire；若输出端口在过程块中赋值则为reg型，若在过程块外赋值则为net型。用关键词inout声明一个双向端口, inout端口不能声明为reg类型，只能是wire类型；输入和双向端口不能声明为寄存器类型。&测试平台中inout的处理办法

2017-09-04 15:39:46 1558

转载 [转载]用verilog写一段代码，实现消除一个glitch

滤掉小于1个周期glitch的原理图及代码滤掉大于1个周期小于2个周期glitch的原理图及代码

2017-09-04 15:03:34 4002 5

原创 4x4的矩阵键盘

做矩阵键盘的预备条件：按键消抖。矩阵键盘的大体思路：如果会独立按键的话，相对来说只是多了一个行遍历，检测是出具体行数就对应出了坐标，即特定按键。独立按键原理图：初始每个键位都输出逻辑“1”，那个按键被按下去，该按键对应的接口输出逻辑“0”。松开又为“1”。矩阵键盘不过是原来一行现在变成了多行，处理办法就是从上到下依次给行接口置零，如果检测到有按键按下则重头开始遍历。具体可以采用状态

2017-09-04 11:10:51 3016