- 博客(14)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 ddr4(2)——EMIF IP使用
每一行有一个子系统管理器（Subsystem manager,SSM），负责IO行上的所有外部EMIF（包括DDR4、QDR-IV）。I/O SSM包括专用存储器，用于存储校准算法和校准运行时间数据。每个EMIF实例必须通过外部内存接口校准IP连接到I/O SSM。其中校验IO SSMs的位于芯片的2B和3B Bank。每个I/O行只允许使用一个校准IP。Intel 手册UG-20218。图 芯片IObank分布。
2024-01-12 11:15:16
390
原创 Quartus 上板验证
Signal Tap逻辑分析仪、Signal Probe和LAI工具可用于以系统速度探测和调试RTL信号。一、有哪些工作可以对RTL进行monitor（跟踪）二、Signal Probe。图 Probe调试流程图。
2024-01-11 16:55:21
361
原创 ddr学习(1)——颗粒
(CAS Latency):为CAS的延迟时间,这是纵向地址脉冲的反应时间,也是在一定频率下衡量支持不同规范的内存的重要标志之一。16G颗粒由2084M*8组成，包括4个bank group和4个bank，行列位宽为27bit。speed grade ：Mark为-062E tCK=0.625ns ，CL=22。对应数据速率为1000/tCK *2 = 3200M。
2024-01-11 14:59:20
438
原创 BRAM与URAM在verilog设计中的应用
Xilinx7系列FPGA中的块RAM可存储36 Kb的数据，可以配置为两个独立的18 Kb RAM或一个36 Kb RAM。在简单双端口模式下，每个36 Kb块RAM可以配置为64K x 1（与相邻的36 Kb块内存级联时）、32K x 1、16K x 2、8K x 4、4K x 9、2K x 18、1K x 36或512 x 72。在简单双端口模式下，每个18 Kb块RAM可以配置为16K x 1、8K x2、4K x 4、2K x 9、1K x 18或512 x 36。
2023-11-01 10:10:10
200
原创 更高效的网络报文封装verilog前仿真
将报文整理为一行，必须是16进制数，软件里打印的时候就以16进制的形式输出，每个数据以空格分开，并在该数据的最前边加上8个0.for (i = 0;i=i+1) // 32行。将上述log转换为txt文件，导入到wireshark可以快速分析报文的各个字段封装是否正确。三、wireshark联合进行报文解析。使用wireshark解析16进制报文。二、输出报文写入到log。
2023-06-03 17:21:02
186
原创 用Verilog实现一个同步FIFO，深度16，数据位宽8bit
module syn_fifo( input clk, input rst_n, input [7:0] din, input wr_en, input rd_en, output [7:0] dout, output full, output empty ); reg wr_en_r; reg rd_en_r; always@(posedge clk or negedge rst_n)begin ...
2020-08-18 15:39:30
3429
原创 OFDM信号频谱图
OFDM的原理网上讲解的很多，但是真的画频谱图，连个基本的程序都没有找到。下面附上自己写的MATLABclcclear all;j=sqrt(-1);B=100e6;%100MhzN=64;%子载波数number of subcurriesT=(N+1)/B;%码元持续时间f=1/T;fs=4*B;%采样率Ts=1/fs;sample=T/Ts;%采样点数t=li...
2018-10-26 14:03:54
11076
3
原创 ERROR: [VRFC 10-1247] port connections cannot be mixed ordered and named
对于verilog十分不熟悉的我每写一段代码都要Debug很久。在例化一个模块的时候，由于涉及到的输入输出太多，complie出现了上述错误。问题的解决方案。。。可能是因为某个位置多打了一个逗号。。。...
2018-04-05 12:38:55
5800
5
原创 [XSIM 43-3225] Cannot find design unit xil_defaultlib.multi_j_tb in library work located at xsim.dir
最近在写verilog，发现CSDN上很多人都会把自己的学习心得和调试过程上传。我也就效法一下。在对IP核进行时序的过程中，出现了如题的错误。并且有一条warning如下[IP_Flow 19-1687] The current project language is set to Verilog. However IP 'mult' does not support 'Verilog Simul...
2018-04-04 14:58:29
5129
空空如也
在下面的verilog中rst应该分配什么引脚
2016-08-11
TA创建的收藏夹 TA关注的收藏夹
TA关注的人