- 博客(0)
- 资源 (5)
- 收藏
- 关注
XDC 约束技巧之CDC 篇
CDC是Clock Domain Crossing的简称,CDC时序路径指的是起点和终点由不同时钟驱动的路径。在电路设计中对这些跨时钟域路径往往需要进行特别的处理来避免亚稳态的产生,例如使用简单同步器、握手电路或是FIFO来隔离
2017-11-09
Verilog中的内存建模
这里的内存模型指的是内存的行为模型。Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说,就是可以将内存宣称为一个reg类型的数组,这个数组中的任何一个单元都可以通过一个下标去访问
2017-11-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人