- 博客(38)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 基于FPGA的视频接口之高速IO（CML）
本章节是对于高速IO接口应用的一个扩展，目前扩展为CML。CML（电流模式逻辑-即Current Mode Logic）。电路主要靠电流驱动，也是所有高速数据接口形式中最简单的一种，它的输入与输出的匹配集成在芯片内部，基本不需要外部端接，从而使单板硬件设计更简单、更简洁。CML其为LVDS的升级版本，但速度更快，速度最快可达到10G。FPGA的高速IO接口GTX，可完美覆盖CML的速度范围。
2023-12-18 16:51:41
1083
原创 基于FPGA的视频接口之高速IO(SATA)
本章节是对于高速IO接口应用的一个扩展，目前扩展为SATA（SSD硬盘，机械硬盘不能使用）。通俗易懂的讲，即把SSD硬盘当做大型的Nand Flash来处理，不格式化硬盘，直接以地址和数据的格式，在SATA盘中写入数据，该数据不能被Window和linux直接识别，需单独编写App来查看SSD硬盘内部，根据协议来完成数据的识别。FPGA实现SSD硬盘的存储，有点在于速度优势（可达到200MB/s），在存储未经过压缩的数据时，有先天的优势。
2023-12-13 14:20:33
969
2
原创 基于FPGA的视频接口之高速IO（PCIE）
相对于其他高速IO接口应用，PCIE协议有专门的的IP来进行操作，通过8对输入高速IO，以及输出高速IO，来实现PCIEX8功能。
2023-12-12 15:56:13
569
原创 基于FPGA的视频接口之高速IO（光纤）
对于高速IO口配置光纤，现在目前大部分开发板都有配置，且也有说明，在此根据自己的工作经验以及对于各开发板的说明归纳通过高速IO接口，以及硬件配置，可以实现对于光纤的收发功能，由于GTX的速率在500Mbs到10Gbps之间，但通道高速io可配置光纤10G硬件，物理通完成，则可传输常见的光纤协议，例如UDP协议，FC-AC协议，ARINC818协议等来完成对于视频的发送和接收功能。
2023-12-12 12:32:11
877
原创 基于FPGA的视频接口之高速IO
相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan 6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能。高速IO接口传输视频，一般会被拓展为万兆以太网、40G以太网、10G光纤、40G光纤、3G-SDI、CML、PCIE、SATA等协议接口来传输视频。
2023-12-11 17:46:17
753
原创 基于FPGA的视频接口之千兆网口(五应用)
相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第五篇，主要描述FPGA实现UDP视频传输应用（没搂住）。
2023-10-09 17:22:23
412
原创 基于FPGA的视频接口之千兆网口(四配置)
相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第时篇，主要描述可配置网口信息。
2023-10-09 17:05:45
329
原创 基于FPGA的视频接口之千兆网口(三UDP搭建)
相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第三篇，主要描述FPGA实现UDP协议。
2023-10-09 16:43:30
374
原创 基于FPGA的视频接口之千兆网口(二链路)
相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第二篇，主要描述物理层连通功能。
2023-10-09 14:31:10
252
原创 基于FPGA的视频接口之千兆网口(一硬件)
相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。
2023-10-09 11:14:40
392
原创 CAMERALINK通信应用
Cameralink是一个全面的视频接口，他可以满足以前所有的传输视频的功能，包括通信、配置、应答、同步、以及复位等等，在以前简单提过一下，但是没有深入研究，其实这个通信还是比较简单的，在这里咱们水一篇，作为大家探讨。在此提前说明下，CAMERALINK传输过程中皆为差分通信，可以直接连接至FPGA，也可以通过芯片转换为单端再连接FPGA。
2023-10-09 10:23:35
274
原创 基于FPGA双路GMSL接收
产品版主要功能为接收两路GMSL图像（解码芯片MAX96706），并将两路图像通过Xilinx公司生产的FPGA芯片，转换为RJ45接口的网络数据（满足标准UDP协议），且能通过一路HDMI输出GMSL中的其中一路；产品扩展：LVDS接口（可扩展为CameraLink、USB3.0、HDMI2.0等）；4路GPIO。
2023-09-21 13:40:22
507
原创 基于FPGA实现FPDLINK III
本模块主要包含FPDLINKIII/CML收发信号与HDMI/SDI/USB信号、千兆网络信号，支持客户按照按照指定功能定制。当前默认功能为FPD LINK III/CML转为HDMI/SDI/UVC信号。POC（支持5V或12V供电）或 HSD（差分4P）RJ45千兆网络（UDP-超六类网线最佳）POC支持外部供电或 HSD（差分4P）扁口USB3.0连接器。
2023-09-21 13:30:06
496
原创 Cameralink关于TAP的说明
关于Cameralink的文章，写了硬件接口、编解码方式、BASE/MED/FULL设计、以及数据的组成，下面我们来说说Cameralink的数据复用，即"TAP"，我个人理解为抽头，就是在为了加快图像传输，把数据按照规定格式抽离。
2023-08-31 14:48:43
693
原创 基于FPGA视频接口之HDMI2.0编/解码
为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.
2023-08-24 11:51:33
1126
原创 Window10安装ISE14.7闪退
相信对于做FPGA的同行来说，逃不过Xilinx公司的芯片，而Xilinx公司的芯片又逃不过Spartan6系列，无论Xilinx怎么去强推7系列产品，Spartan6还是有大把的人在用（成本问题），虽然目前国内厂商生产的FPGA部分可替代Spartan6功能，很多精髓还是没有学习到。相对于Xilinx主推7系列芯片，甚至为了让大家升级新搞得Vivado不允许Spartan6使用，但是这也阻挡不了大家使用Spartan 6的决心。
2023-08-17 16:12:41
443
原创 基于FPGA实现OSD功能
基于FPGA平台实现简单的OSD的功能，对于FPGA实现OSD只能实行简单的画框和文字叠加，如果实现复杂的车道线画框，则没法实现（起码我个人感觉，这个功能没有思路执行）。FPGA实现OSD功能需要7系列平台，以及VDMA、OSD等Xilinx公司的IP使用（本功能工程采用Vivado2017.4平台）。
2023-07-25 11:48:01
1185
原创 FPDLINKIII 模块规格书
本模块主要包含FPDLINKIII/CML收发信号与HDMI/SDI/USB信号、千兆网络信号，支持客户按照按照指定功能定制当前默认功能为FPD LINK III/CML转为HDMI/SDI/UVC信号。
2023-07-22 12:34:24
270
1
原创 基于FPGA的视频接口之PAL（NTSC）编码
PAL又称帕尔制，是咱们中国早期视频所是使用的视频广播模式，基本上现在的电视都兼容这种视频模式，使用的接口也是传统的BNC插头，有兴趣的伙伴可以看看电视屁股后面是不是有一个单独的BNC接口，百分之98就是支持PAL格式的视频接口。同样，咱们按照，简介、接口、协议、实现方式来完成说明。
2023-07-20 11:31:34
1620
3
原创 基于FPGA的视频接口之HDMI1.4（以下）编码
为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.
2023-07-17 17:19:42
403
1
原创 基于FPGA的视频接口之SDI编码
SDI接口是一种“数字分量串行接口”，对于详细解释，可以在Google下SDI，我就不当网络的搬运工了，划重点的是，SDI常见的分为3种模式，即SD-SDI、HD-SDI和3G-SDI，以及升级版12G-SDI。SD-SDI很少有人用，我怀疑可能是640x512的说法，270Mb/s的数据传输量HD-SDI最常遇到，高清1080P30和720P60的分辨率使用，1.485Gb/s的数据传输量3G-SDI升级款，1080P60分辨率使用，2.97Gb/s的数据传输量。
2023-07-17 16:24:01
1531
1
原创 基于SPARTAN6的保密之DNA
相信对于大家FPGA保密这块，都很头疼，特别是我们这种小工作室，更对于保密这块，忧心冲冲，相信谁也不敢想让自己辛辛苦苦调试的项目，在量产之后，被大厂摘桃子，付费买断就算是比较讲究了，有很多直接勾结PCB制造商，贴片商，直接复刻咱们的PCB，一点脾气也没有。在这种情况下，保密措施就很重要了，小公司有小公司的好处，对于量不大的产品，读取设备编号，那就是最好的解决办法。
2023-07-12 13:15:14
286
1
原创 基于FPGA的视频接口之SDI解码
SDI接口是一种“数字分量串行接口”，对于详细解释，可以在Google下SDI，我就不当网络的搬运工了，划重点的是，SDI常见的分为3种模式，即SD-SDI、HD-SDI和3G-SDI，以及升级版12G-SDI。SD-SDI很少有人用，我怀疑可能是640x512的说法，270Mb/s的数据传输量HD-SDI最常遇到，高清1080P30和720P60的分辨率使用，1.485Gb/s的数据传输量3G-SDI升级款，1080P60分辨率使用，2.97Gb/s的数据传输量。
2023-07-11 16:33:03
561
原创 Cameralink纯国产化方案
随着大环境的变更，以及国产FPGA越来越成熟，Cameralink纯国产化接收和发送方案已经完美实现了，无论是从经济方面以及性能发面，着重给朋友们方向方案，也是对整个专栏的一次总结，朋友们在查看该文章内容时，尽量做到对Cameralink和FPGA有一定的了解。
2023-06-28 10:00:20
327
2
原创 ARINC429协议分析
如下表所示，ARINC429在发送一帧过程中，首先发送以START开始，以END结束，共发送32bits数据，其中0~7bits为Lable数据，9~8bits为SDI数据，10~28bits为数据，29~30bits为SSM，31bit为校验位End30292827262524校验位SSM2322212019181716DATA15141312111098SDI7654321Start。
2023-06-19 18:41:55
1144
原创 Cameralink（MEDIUM模式）应用
根据本博主前文，已经把Cameralink硬件结构原理图映射，管脚封装明确说明，以及Cameralink（Base模式）数据的收发详细说明。博主接触到Cameralink最大的通信就是（MDEIUM模式），按照上面据说还有（FULL模式），以下是Cameralink三个等级的数据传输吞吐量上图已经有很多地方出现过了，具体描述了用到了接口和芯片数据，其中的芯片指的就是在专栏里面提到的。
2023-05-08 14:53:04
534
1
原创 基于FPGA的CAMERALINK编码（纯FPGA）
提到CAMERALINK的编码，不得不提的两个方案，其中一为使用专用芯片解码，其二为使用FPGA解码，这两方法博主都是验证过，只能说各有优缺点，具体选择那种还要看，整体方案以及成本控制要求。本文说明芯片解码的方案，及部分重要代码，至于用FPGA方案，则再后续专门说明。
2023-05-05 16:02:13
723
原创 基于FPGA的CAMERALINK编码（芯片）
相比于使用FPGA解码，芯片解码优点明显：1、简单的逻辑设计；2、占用FPGA资源较少缺点明显：1、硬件设计繁琐，接口太多（BASE情况下已经没有优势了，等到Medium时，更是头疼）2、占用空间较大3、经济优势稍微欠缺。
2023-05-01 15:35:48
820
原创 基于FPGA的CAMERALINK解码（纯FPGA）
提到CAMERALINK的解码，不得不提的两个方案，其中一为使用专用芯片解码，其二为使用FPGA解码，这两方法博主都是验证过，只能说各有优缺点，具体选择那种还要看，整体方案以及成本控制要求。本文说明方案2使用FPGA解码，及部分重要代码，至于用芯片方案，则之前有专门说明。
2023-04-28 15:58:00
971
原创 基于FPGA的CAMERALINK解码（芯片）
相比于使用FPGA解码，芯片解码优点明显：1、简单的逻辑设计；2、占用FPGA资源较少；3、稳定、不用考虑IO Delay这些问题（FPGA调好了同样稳定，但是需要调试）缺点明显：1、硬件设计繁琐，接口太多（BASE情况下已经没有优势了，等到Medium时，更是头疼）2、占用空间较大3、经济优势稍微欠缺。
2023-04-28 15:21:02
834
1
原创 CAMERALINK硬件封装说明
闲言少叙，直接上活，Cameralink硬件接口当前主要分为MDR26和SDR26两种，其中MDR对应封装较大价格比较便宜，SDR对应尺寸较小价格比较贵，这点我个人总是记错的图1 MDR26实物图图2 SDR26实物图。
2023-04-28 12:21:18
1392
1
原创 Cameralink TO HDMI模块规格书（硬件）
图像数据红色分量第 1 比特 (PA0)图像数据红色分量第 2 比特 (PA1)图像数据红色分量第 3 比特 (PA2)图像数据红色分量第 5 比特 (PA4)图像数据绿色分量第 1 比特 (PB0)图像数据绿色分量第 2 比特 (PB1)图像数据绿色分量第 3 比特 (PB2)图像数据绿色分量第 7 比特 (PB3)图像数据绿色分量第 8 比特 (PB7)图像数据绿色分量第 4 比特 (PB3)图像数据绿色分量第 5 比特 (PB4)图像数据绿色分量第 6 比特 (PB5)
2023-04-28 11:40:27
938
原创 基于Matlab仿真ARINC429
通过对于ARINC429的了解，发现一个问题即每个用户对于ARINC429理解并不一致，每个公司对于ARINC429的规范并不一致，每个圈子对于ARINC429的规定也不一致，有的同学会问不就是32BIT数据吗？还能玩出什么花活来，还别说，真让他们玩出花活来了。为了方便大家理解写了一个简单的程序。
2023-04-28 11:10:35
290
原创 ISE14.7生成MCS文件
目前有很多小伙伴对于ISE14.7生成MCS还有很多疑问，下面作者按照Spartan6系列芯片生成MCS文件进行操作到加载到Flash芯片，按步骤操作。硬件环境：ARINC429 USB2.0分析仪软件环境：ISE14.7（Window10，建议小伙伴尽量使用Window7操作系统，Window10会有很多小问题）1、打开Impact软件，点击生成Create PROM File2、step 1：当前硬件为SPI Flash ，并选择单独文件FPGA，下面那个是multiboot有兴趣的
2022-01-16 22:09:17
4816
数字锁相环，dpll
2009-12-01
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人