明天20度-CSDN博客

转载格雷码（Gray）和二进制（Binary）之间的相互转换

格雷码(Gray code)是1880年由法国工程师Jean-Maurice-Emlle Baudot发明的一种编码，是一种绝对编码方式，典型格雷码是一种具有反射特性和循环特性的单步自补码，它的循环、单步特性消除了随机取数时出现重大误差的可能，它的反射、自补特性使得求反非常方便。格雷码属于可靠性编码，是一种错误最小化的编码方式，因为，虽然自然二进制码可以直接由数/模转换器转换成模拟信号，但在某些情...

2018-03-08 20:39:16 144926 7

转载亚稳态的产生机理、消除办法

本文是由网上的资料整合而成1. 应用背景1.1 亚稳态发生原因在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于振荡状态，而不是等于数据输入端D的...

2018-03-08 14:03:34 21102 3

原创锁存器Latch的电路结构、特点以及如何在用Verilog时避免锁存器的生成

锁存器、触发器和寄存器的比较锁存器（latch）：是电平触发的存储单元，数据存储的动作（状态转换）取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。分为普通锁存器和门控锁存器，普通锁存器无控制信号，输出状态始终直接由输入决定。在实际的数字系统中，为了协调各部分的工作，往往需要有一个特定的控制信号去控制锁存器状态转换的时间，在控制信号无效时，输出保持...

2018-03-04 18:12:25 29056 4

转载 Mealy FSM and Moore FSM特点、转换以及verilog实现方式

有限状态机FSM 有限状态机-Finite State Machine，简写为FSM，是表示有限个状态及在这些状态之间的转移和动作等行为的数学模型状态机的两种形式Moore状态机：时序逻辑输出只取决于当前状态的这一类状态机。此时，其输出表达式为输出信号=G（当前状态）；时钟同步的Moore状态机结构如下图所示，从图中可以看出其输出逻辑G的输出仅由当前状态决定。Mealy状态机：时序逻辑输出...

2018-03-02 15:37:28 5167 1

原创 linux下的文件基本操作，以及gvim的基本操作

linux下文件的基本操作新建文件夹：mkdir + 文件夹名新建文件： touch + 文件名删除文件： rm + rf +文件/文件夹 r：递归，即删除文件以及他的子文件 f：强制删除 i：交互模式，删除时询问是否删除文件复制： cp 源文件目标文件如：将/test1/file1 复制到/test2目录，并改...

2018-03-01 12:44:11 2744

转载异步FIFO Verilog实现

本文大部分内容来自Clifford E. Cummings的《Simulation and Synthesis Techniques for Asynchronous FIFO Design》，同时加上一些自己的一些理解，有兴趣的朋友可以阅读原文。一、FIFO简介　　FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地

2018-01-30 23:33:41 1886

转载 python判断字符串是否包含子字符串的方法

本文实例讲述了python判断字符串是否包含子字符串的方法。分享给大家供大家参考。具体如下：python的string对象没有contains方法，不用使用string.contains的方法判断是否包含子字符串，但是python有更简单的方法来替换contains函数。

2017-12-21 21:52:36 1543

gordon_77的博客