- 博客(0)
- 资源 (9)
- 收藏
- 关注
RSS订阅电子电路制作实验指导书（cpld部分）
本实验采用硬件描述语言VHDL（VHSIC Hardware Description Language）、复杂可编程逻辑器件CPLD（Complex programmable logic Device）和Lattice公司的ispLEVER软件进行实验。
2009-04-12
verilog+HDL.pdf
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的
数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之
间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
2009-04-12
VERILOG快速入门
随着 平台上的
工具的发展 平台上的
和
仿真综合性
能已相当优越这就为大规模普及这种新技术铺平了道路目前国内只有少数重点设计单
位和高校有一些工作站平台上的
工具而且大多数只是做一些线路图和版图级的仿
真与设计只有个别单位展开了利用
和
模型包括可综合和不可综合
的进行复杂的数字逻辑系统的设计随着电子系统向集成化大规模高速度的方向发
展
语言将成为电子系统硬件设计人员必须掌握的语言
2009-04-12
Lattice LatticeMico32开发方案
Lattice 公司的LatticeMico32是32位哈佛RISC架构的软微处理器,可提供公开IP核许可证协议. LatticeMico32把32位宽指令集和32位通用寄存器组合在一起,能处理多达32个外部中断,有多种外设,为各种市场的应用提供优异的性能和灵活性.本文介绍了LatticeMico32的主要特性和优势,方框图, 系统开发流程以及LatticeMico32/DSP开发板的主要特性, 方框图,各种接口以及开发板的详细电路图.
2009-04-12
isplever6.0教程
ispLEVER 是完整的CPLD和FPGA设计软件，能帮助用户完成从概念到完成产品的设计。 ispLEVER包含许多有力的开发的工具，用于设计输入、项目管理、IP集成、器件映射、布局和布线，以及在系统逻辑分析等。
2009-03-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人