本文档简述了实际调试Xilinx FPGA的过程中遇到了flash无法正常加载的一种情况。这里遇到的是FPGA下载bit文件完全正常，SPI flash能够正常下载，但是不能正确加载的情况。

附件是jesd204b的xilinx官方IP的license文件，里面包含了两个文件，内容是一样的，将该license文件的有效部分复制出来粘贴到自己的license文件中，重新加载一次license文件即可，license文件更新后，能看到jesd的，win7 64bit操作系统，vivado2017.4下亲自测试可用，只是license加载后，提示到期时间为2019.09，马上就要到期了，不知道到期后是什么情况。 另外本人已经研究出了license到期后继续使用该IP的办法，支持x1---x8的jesd204b接收端口（ADC接口）和发送端口（DAC接口），即便是没有该license文件也可以继续免费使用xilinx官方的JESD204这个IPcore（注意这里不是指的JESD204 PHY这个IPcore，因为这个IPcore本来就免费使用的），有需求可以联系我，qq：290632690。

GC0339-模组设计指南，硬件开发必备资料，很好的参考资料。

GC0339 Datasheet 数据手册，开发必备资料，官网不知道为啥下载不了。

S3C2416官网开发板原理图工程文件，画原理图时，可以不用自己画原理图库文件，可以通过这个工程文件生成原理图库文件，非常实用。这个是用altium designer画的。

Spartan-6 FPGA SP601 评估套件，是Xilinx官方出的开发板，压缩包中包含了原理图文件，使用手册，PCB工程文件，UCF文件，保证下载可用。非常好的资料，这款开发板有DDR3，以太网，串口等等基本外设。

8bit 格雷码计数器，已经通过调试验证，保证下载直接可用。

本文首先利用MATLAB产生两个频率不一样的正弦信号，并将这两个正弦信号相加，得到一个混叠的波形；然后利用MATLAB设计一个FIR低通滤波器，并由Verilog实现，联合ISE和Modelsim仿真，实现滤除频率较高的信号，并将滤波后的数据送到MATLAB中分析。绝对原创。