- 博客(1)
- 收藏
- 关注
原创 Verilog运算操作的表达式位宽调整规则
我想出一种分析思路,源于之前看到名为《Verilog关于有符号数与无符号数的数值运算》的博客,感触良多,但是用该分析方法在实践中出现了问题,现结合经验对部分分析提出修改意见,如下:运算原则: Verilog中乘法和加法运算前,会先将操作数据拓展成相同位宽。代码如下:module top( input [3:0] a, input [3:...
2019-07-10 17:29:37 9817 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人