- 博客(6)
- 收藏
- 关注
RSS订阅原创 无法解析的外部符号 WdfFunctions，无法解析的外部符号 __RTC_Shutdown
VS2017遇到该问题WDF问题解决方法：KMDF_VERSION_MAJOR=1//该问题设置属性中的driver settings设置KMDF_VERSION_MAJOR为1.25，项目属性中设置MSC_WARNING_LEVEL=/W4 /WX//设置属性警告等级为4RTC问题解决方法：->基本运行时检测(Basic Runtime Check)改为默认(Defaul...
2019-11-03 15:48:19
609
原创 pythorch yolov3训练问题
TypeError: 'NoneType' object is not subscriptable出现这个问题的原因是你的数据集的格式和datasets.py的代码不同 self.label_files = [ path.replace("JPEGImages", "labels").replace(".png", ".txt").replace(...
2019-07-05 11:20:47
635
原创 RuntimeError: The Session graph is empty. Add operations to the graph before calling run().
运行keras版本的yolo.py时遇到这个错误，已解决 在报错的第45行self.sess.get改为 g=tf.Graph() with g.as_default(): self.sess = tf.Session(graph=g) ...
2019-07-02 15:03:10
23910
1
原创 vivado 仿真ram,rom和fifo
FIFO、RAM、ROM学习文档一、FIFOread latency问题FIFO有两种读模式，第一种是标准fifo，这种模式下读使能为1之后，要延迟一个时钟周期之后fifo输出的第一个数据才是第一个写入fifo的数据。如下图所示：蓝色信号为读使能，18为fifo第一个写入的数据。第二种是first-word fall through, 这种模式下读使能为1之后，不延迟时钟周期...
2019-06-05 17:03:12
7417
1
原创 FIFO数据的读写，ISE联合modelsim仿真
使用了最基础的读写使能信号，同时读写时钟是分开的，但是我给它们设置了一样的值，所以这里可以设置common CLK,要注意的是FIFO是高电平复位，这点要注意，不然可能会出现一开始full和empty都为1的情况。module fifo_module(wr_clk,rd_clk,rst,din,data_out ); input wr_clk; input rd_...
2018-11-25 14:45:21
911
原创 两个单口ram的乒乓操作，ISE联合modelsim仿真
首先导入两个单口ram的IP核，我设置的是写优先模式，同时设置了一个写使能信号首先设置状态机，第一个状态为闲置状态，第二个状态为写ram1，只把数据写进ram，不输出。第三个状态，写ram2读ram1,第四个状态为结束状态。自定义了一个信号为读使能信号，其实也不是读使能，就是决定输出是哪个ram的一个使能信号。读写的时候地址都要加1，所以定义了一个cnt信号作为状态转移。接下来上代码：...
2018-11-23 09:41:28
1035
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人