- 博客(0)
- 资源 (3)
- 收藏
- 关注
基于FPGA的Verilog语言的计时器和倒计时的系统设计
功能描述:
1.计时器:24小时计时器由2个60进制加计数器和I个24进制加计数器构成,输入CLK为1Hz(秒)的时钟,经过60进制加计数后产生1分钟的进位时钟信号,再经过60进制加计数后产生I小时的进位时钟信号送给24进制加计数器进行加计数,当加计数到达23: 59; 59后,再来一个秒脉冲,产生时的进位输出。将两个60进制加计数器和-一个24进制加计数器的输出送数码管显示,得到计时器的显示结果。其中,秒脉冲由EDA实调仪上的20MHz晶振分频得到。
2.倒计时:24小时倒计时器由2个60进制减计数器和1个24进制减计数器构成输入CLK为1Hz(秒)的时钟,经过60进制减计数后产生I分钟的借位时钟信号,再经过60进制减计数后产生I小时的借位时钟信号送给24进制减计数器进行减计数,当减计数到达00: 00: 00后,产生时的借位输出,同时24小时倒计时器停止倒计时,并发出提醒信号。将两个60进制减计数器和一个24进制减计数器的输出送数码管显示,得到倒计时的显示结果.其中,秒脉冲由EDA实训仪上的20MHz晶振分顿得到。
3.附加100天倒计时:参考倒计时代码即可实现。
2019-07-26
基于FPGA的Verilog语言的波形发生器
波形发生器功能:
基于FPGA的Verilog语言的设计,可以实现发生锯齿波、三角波、方波、正弦波,附加功能有幅度调节,资源中有工程文件和仿真数据。
2019-07-26
基于FPGA的Verilog语言的数字电压表
性能:
① 用EDA实训仪的I/O设备和PLD芯片实现数字电压表的设计,用4只八段数码管显示被测电压的结果。
② 测量范围为0V~5V,测量精度为0.001V。
③ 可以用EDA实训仪上的A/D输入端口直接测量直流电压。
④ 测试仪应具有安全性和可靠性。
2019-07-26
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人