- 博客(1)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 我的verilog编程记事本
一、verilog代码编程格式化 1、vscode 安装《扩展：FPGA Develop Support》 此插件设置>HDL › Formatter › Vlog › Default:Style 默认 kr 此插件设置>HDL › Formatter › Vlog › Default:Args 填写--indent-brackets --indent=spaces=1 --indent=tab=1 此时代码编辑窗口右键>格式化文档默认kr风格+类似python风格。（目前我...
2021-10-20 14:27:20
310
AD8542通用CMOS双轨对轨放大器SPICE仿真模型
AD8542通用CMOS双轨对轨放大器SPICE仿真模型 General-Purpose CMOS Dual Rail-to-Rail Amplifier
2018-09-29
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人