adminTa-CSDN博客

原创系统重装 vivado和petalinux安装

网址：http://old-releases.ubuntu.com/releases/18.04.5/在https://gitee.com/zhuangzhuang_wu/XRT.git中clone文件。按F2进入BIOS状态，选择U盘进行安装。安装版本：18.04.5 LTS。使用UltraISO工具，参考。

2023-12-20 14:39:45 409

有限状态机（FSM）是数字设计中的基本构建块。FSM可以被描述为一组状态和状态之间的条件（保护）状态转换。FSM具有初始状态，其在复位时被设置。FSM也称为同步时序电路。FSM的实现由三部分组成：（1）保持当前状态的寄存器，（2）计算取决于当前状态和输入的下一状态的组合逻辑，以及（3）计算FSM的输出的组合逻辑。原则上，包含用于存储状态的寄存器或其他存储器元件的每个数字电路可以被描述为单个FSM。但是，这可能并不实际，例如，尝试将您的笔记本电脑描述为单个FSM。

2023-06-11 18:59:59 199

原创 Chisel学习6 输入处理

从外部世界进入我们同步电路的输入信号通常与时钟不同步;它们是异步的。输入信号可以来自不具有从0到1或从1到0的干净转变的源。一个示例是弹跳按钮或开关。输入信号可能带有尖峰噪声，可能会触发同步电路中的转换。本章介绍处理此类输入条件的电路。后两个问题（去抖动开关和噪声滤波）也可以通过外部模拟元件解决。然而，在数字域中处理这些问题更具（成本）效率。

2023-06-11 15:00:14 75

原创 chisel5 顺序构建块

时序电路是输出取决于输入和先前值的电路。由于我们对同步设计（时钟设计）感兴趣，因此当我们谈论时序电路时，我们指的是同步时序电路。为了构建时序电路，我们需要可以存储状态的元件：所谓的寄存器。

2023-06-09 16:21:16 181

原创 chisel学习4 组合构建块 Combinational Building Blocks

在本章中，我们将探索各种组合电路，这些电路是我们可以用来构建更复杂系统的基本构建模块。原则上，所有的组合电路都可以用布尔方程来描述。然而，更常见的是，表格形式的描述更有效。我们让合成工具提取和最小化布尔方程。最好用表格形式描述的两个基本电路是解码器和编码器。

2023-06-07 09:40:41 128 1

原创 chisel学习3Components

一个更大的数字设计通常以分层的方式被构造成一组组件。每个组件都有一个带有输入和输出线的接口，有时称为端口。这些类似于集成电路（IC）上的输入和输出引脚。各部件通过输入和输出接线连接。组件可以包含子组件以构建层次结构。连接到芯片上的物理引脚的最外层组件称为顶层组件。

2023-06-06 10:07:19 75

原创 Chisel学习2构建过程与测试

要开始学习更有趣的Chisel代码，我们首先需要学习如何编译Chisel程序，如何生成在FPGA中执行的Verilog代码，以及如何编写调试测试并验证我们的电路是正确的。Chisel是用Scala编写的，因此任何支持Scala的构建过程都可以使用Chisel项目。Scala的一个流行的构建工具是sbt，它代表Scala交互式构建工具。除了驱动构建和测试过程之外，sbt还下载正确版本的Scala和Chisel库。

2023-06-04 16:22:23 249 1

原创 chisel语法学习

Chisel提供了三种数据类型来描述连接、组合逻辑和寄存器：Bits，UInt，和SInt。UInt和SInt扩展了Bits，并且所有三种类型都表示位的向量。UInt为这个位向量赋予了无符号整数的含义，SInt为有符号整数的含义。Chisel使用2的补码作为有符号整数表示。位向量的宽度由chisel宽度类型（Width）定义。常量也可以通过宽度来定义，使用Chisel widthChisel受益于Scala的类型推断，在许多地方可以省略类型信息。这对于位宽也是有效的。

2023-06-02 15:38:17 709

原创 A survey of Accelerator Architectures for Deep neural Networks

大数据应用的爆发式增长推动了ML的发展，但也对传统计算机系统的数据处理速度和可拓展性提出了严峻的挑战。专门为人工智能应用设计的计算平台已经被考虑，从冯·诺伊曼架构的补充发展到不可缺失，再发展到独立的技术解决方案。此文重点总结了深度神经网络（DNN）加速器设计的据最新进展。支持DNN执行的各种架构，包括计算单元、数据流优化、目标网络拓扑、新兴技术的架构以及新兴应用的加速器。还对未来AI芯片设计未来趋势进行了展望。

2023-05-18 16:13:26 170

原创 DSAGEN:综合性可编程的空间加速器

编译包括以下几个步骤1、区域选择：选择哪一块区域程序进行加载2、区域并发：哪些可以进行并发运行3、分析内存：决定哪个访存可以在不影响程序语义的前提下分离出来4、翻译数据流：将区域翻译成dataflow IR5、应用循环变化：为了利用时间和空间局部性，对每个域使用通用循环转换6、应用模块化变化：在ADG中应用特定于所选硬件功能的转换7、调度计算：将并发程序的资源映射到硬件资源8、代码生成：生成控制代码和空间硬件配置。

2023-05-17 11:45:53 231

adminTa的博客