- 博客(3)
- 资源 (11)
- 问答 (1)
- 收藏
- 关注
RSS订阅
181
1PCI+EXPRESS体系结构导读
本书讲述了与PCI及PCI Express总线相关的最为基础的内容，并介绍了一些必要的、与PCI总线相关的处理器体系结构知识，这也是本书的重点所在。详细讲述了与体系结构相关的PCI Express总线的知识
2017-11-18
镁光的SDRAM-MT48LC4M32B2-datasheet
2016-08-05
设计一个具有8个中断源的中断响应控制应答系统
参照Intel8051系列MCU中断系统的响应控制应答功能，设计一个具有8个中断源的中断响应控制应答系统。
本设计是参照8051单片机的中断系统的响应控制应答功能，主要使用74x148优先编码器（数大优先）产生具有8个中断源的中断地址。使用两片74x148优先编码器分别响应高优先级中断请求和低中断优先级请求，使用二选一多用复用电路产生高优先级中断请求。
本设计结构方案首先是设计产生中断优先级请求的电路模块，VCC、中断允许信号IE和中断优先级控制信号IP连接到二选一多路复用电路的输入端，其中VCC、IE为输入信号，IP为控制选择信号。低优先级编码器的输入端接入/IE，高优先级编码器接入二选一多路复用电路的输出信号。最后分别将高、低级优先编码器输出的A0、A1、A2相与，输出即为中断地址。
2016-06-04
SystemVerilog语言简介
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。
2016-06-02
Verilog设计一个能求出一个16bit字中两个相邻1之间最大间隙的电路。
Verilog设计一个能求出一个16bit字中两个相邻1之间最大间隙的电路。完成HDL设计及testbench描述
2015-05-03
使用FPGA操作nand flash rb信号一直不拉底，为什么？？？
2016-08-04
TA创建的收藏夹 TA关注的收藏夹
TA关注的人