- 博客(19)
- 资源 (3)
- 收藏
- 关注
RSS订阅转载 X-modem协议
研究Xmodem协议必看的11个问题Xmodem协议作为串口数据传输主要的方式之一，恐怕只有做过bootloader的才有机会 接触一下，网上有关该协议的内容要么是英语要么讲解不详细。笔者以前写bootloader时研究过1k-Xmodem，参考了不少相关资料。这里和大家交流一下我对Xmodem的理解，多多指教！1．Xmodem协议是什么？ XMODEM协议是一种串口通信中广泛用到的异步文件传输协议。分为标准Xmodem和1k-Xmodem两种，前者以128字节块的形式传输数据，后者字节块为1k即1
2020-08-23 13:46:44
1136
1
转载 2020-08-23
关于AXI4协议在VIVADO中随处可见，要想用好VIVADO中的IP核，必须要好好学习一下AXI4总线，网上关于AXI4的笔记资料有很多，我也只是拿过来总结一下，算是转载吧 AXI总线和AXI接口以及AXI协议 总线、接口和协议，这三个词常常被联系在一起。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。接口是一种连接标准，又常常被称之为物理接口。协议就是传输数据的规则。 AXI总线介绍 AXI是ARM 1996年提出的微控制器总线家族AMB
2020-08-23 13:29:59
447
转载 APB总线
APB简介APB(Advanced Peripheral Bus)，外围总线。APB属于AMBA 3 协议系列，它提供了一个低功耗的接口， 并降低了接口的复杂性。 APB接口用在低带宽和不需要高性能总线的外围设备上。 APB是非流水线结构，所有的信号仅与时钟上升沿相关，这样就可以简化APB外围设备的设计流程，每个传输至少耗用两个周期。APB可以与AMBA高级高性能总线(AHB-Lite) 和AMBA 高级可扩展接口 (AXI)连接。APB主要用于低带宽的周边外设之间的连接，例如UART、1284等
2020-08-23 12:25:12
687
原创 SV中关键字用法学习笔记
本文章是CSDN博客上收集信息集合1. event event事件是静态的同步对象句柄（可以像参数一样在子程序中传递），它用来同步多个并发的进程，比如某个进程等待着事件，而另一个进程则触发这个事件。几个特征：可以被赋值成null 可以传给队列，函数和任务可以被赋值给其它事件，这样两个事件变量（句柄）会指向同一个同步化对象，触发任意一个变量就触发这个事件, 如下所示event eve;event tmp;initial begin tmp = eve; ...
2020-08-02 15:23:11
4953
1
原创 Xinlinx开发工具对浮点数和定点数的支持学习笔记
Xinlinx开发工具对浮点数和定点数的支持学习笔记System Generator对浮点数与定点数的支持1. System Generator对浮点数的支持SysGen对定点数的支持System Generator对浮点数与定点数的支持1. System Generator对浮点数的支持Xinlinx开发了专门的浮点数运算IP核，所支持的运算如下表所示：在SysGen中，浮点数以XF...
2020-04-20 23:04:18
593
原创 IIR滤波器的FPGA实现中出现直流分量（波形不停下移）问题的原因和解决方法
最近用FPGA实现一个带通IIR滤波器，采用matlab的fdatool设计得到滤波器的系数，然后根据杜勇的《数字滤波器的matlab与FPGA实现》中介绍的方法进行零点和极点系数量化，采用的结构是直接I型IIR滤波器。刚开始用modelsim进行的功能仿真得到的结果是这样的。 刚开始看起来效果还可以，因为我只让它对2000个点滤波，这些点输入完后滤波就仿真就结束了。...
2019-11-15 20:03:35
2506
原创 quartusII关于ALTMULT_ACCUM（MAC）IP核的使用
最近在使用ALTMULT_ACCUM（MAC），该IP核的功能是对输入数据进行相乘后累加，乘子是同一个时钟信号下的输入数据此刻的值，最快输出结果是在输入数据出现后的两个时钟信号后，我用这个IP核时为了在一段时间内对数据进行累加，而后将累加结果清零并重新累加，但是仿真时发现一个很奇怪的问题。如下： 这是该IP核的例化程序：以下是quartusII自带的University Pr...
2019-08-18 17:01:58
2938
转载 Verilog 不同长度操作数运算
原文：在verilog中，一个简单的的运算 "f <= d + e;" ，但是当d，e，f的长度不同时，verilog是如何综合实现的呢？为了实验，d，e采用3bit长度，f的长度根据不同的实验场景重新确定。“+”、“-”、“>>”这三种运算应该是都符合同一种规则，下面实验更多的是利用“>>”操作来验证这种规则。整体代码如下：`timescale 1n...
2019-08-08 20:37:21
1604
原创 学习LSSVM以及区别LSSVM和SVM看的几篇博文
【机器学习】最小二乘法支持向量机LSSVM的数学原理与Python实现https://blog.csdn.net/Luqiang_Shi/article/details/84204636LSSVM分类和回归https://blog.csdn.net/qq_42394743/article/details/82389150最小二乘支持向量机（LSSVM）简述https...
2019-06-12 21:49:28
14419
3
转载 国内前十大FPGA论坛社区网站精选
第一名hifpga.com准确地说这是一个FPGA论坛，更是一个FPGA的问答社区，整个社区非常活跃，它鼓励人们更快更准确地提问和回答问题，避免FPGA技术论坛中常见的无意义的顶帖和COPY式回帖。整个论坛的主题都是FPGA相关的，是一个专注于FPGA的论坛。这个论坛中大都是一些具体的解决FPGA相关问题的办法，也会有一些FPGA相关的技术细节文章进行分享，当然还有XILINX、ALTER...
2019-06-11 16:48:45
3319
原创 quartusⅡ中出现的警告及原因（不断收集中....）
部分参考：https://wenku.baidu.com/view/505edd8026fff705cc170ac8.html1.Warning(13012):Latch has unsafe behavior解释：出现latch问题一般是case或者if没写全；即case没写default，if没写else。case中直接写defaul：;也是不行的。2.Warni...
2019-05-17 16:06:36
13870
2
原创 quartusii中LPM_MULT使用的modelsim仿真
在这里提一下，在使用modelsim仿真时，之前出现一个错误导致无法仿真，问题类似于这样：#Region: /buff_test/uut/mac_fir1_inst# ** Error: (vsim-3389) mult.v(53): Port 'sclr' not found in the connected module (7th connection...
2019-05-09 09:15:03
5075
4
原创 modelsim仿真时写在top文件中的计数器或是其他数据不根据时钟信号改变的问题
问题如图：这是程序：这是激励文件：以下是modelsim仿真结果： 可以看到，连到寄存器的data的线网类型data_n一直都是XXXX未知态，这个问题苦恼我很久，因为我直接在激励文件中写相同的data计数程序时，data_n输出结果是会变的。出现这样的问题主要原因是modelsim仿真时，需要先复位，这里我虽然用到了rst复位信号，但是在TOP文件中，其实...
2019-05-08 16:34:58
1290
原创 modelsim一些技巧和一些问题的解决方法（不断收集中...）
1). ** Error: (vsim-3170) Could not find '……simulation/modelsim/rtl_work.XXXX_tb'.问题原因： testbench文件名与.vt文件中module后的名字不一样，让module后的名字与testbench的名字一样即可。2). warrning :Address pointed at po...
2019-03-27 11:08:09
5007
4
原创 STM32定时器初始化后马上进入中断问题及解决方法
以下是我们平时用STM32定时器的初始化函数和中断函数： 初始化函数：void time_init(){ TIM_TimeBaseInitTypeDef TIM_TimeBaseInitStructure; //声明一个结构体变量，用来初始化GPIO NVIC_InitTypeDef NVIC_InitStructure; //开启定时器4时钟...
2019-03-22 15:41:12
5821
4
转载 使用STM32定时器注意的细节
作者：ludaoyi123来源：CSDN原文：https://blog.csdn.net/ludaoyi88/article/details/51934122我们平时使用定时器的时候多数都是处于开启状态，平时的定时中断书写格式一般是：void TIM3_IRQHandler(void){if(TIM_GetITStatus(TIM3, TIM_IT_Update) == S...
2019-03-22 14:57:59
495
原创 FPGA中的静态时序分析的一些总结
FPGA中静态时序分析的公式，有很多版本，而且内容看起来又不太一样，但是只要反复去琢磨，还是能看透它的本质，而且不论看到什么变化形式的公式，我们还是能知道其表达的意思。 前半部分原文：http://blog.csdn.net/verylogic/article/details/14261989?reload 话不多说，这个问题必须上图：这两个公式是...
2019-03-13 20:55:27
1254
转载 主机win10与虚拟机win7相互ping通方法
根据这篇文章更改而来https://blog.csdn.net/qq_42446456 https://blog.csdn.net/qq_42446456/article/details/81346542。我的主、虚拟机和原博主是相反的。 虚拟机用的是Vmware 12，主机是win10系统，虚拟机安装的是win7系统。 VMware 12安装w...
2019-03-11 10:18:28
2965
基于FPGA的SVM决策函数实现
2018-11-01
波形发生并生成十进制和二进制的TXT文件，m文件
2018-08-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人