- 博客(4)
- 收藏
- 关注
RSS订阅
原创 串口转axi_lite主机
Hello大家好，我是小黄。最近工作上师傅要我自己写一个uart转axi_master的模块。一开始想xilinx应该有现成的ip核可以调用，没想到查了一下只有axi_uart做从机的ip。无奈之下，只能自己写一个。现在该模块已经写好了，接下来我将给大家展示一下我的工程。...
2020-11-08 20:03:29
922
3
原创 串口转axi主机总线接口
uart2axi_master_intf程序源码：/**************************************************** Module Name : uart2axi_master_intf * Engineer : Huangruigui* Target Device : * Tool versions : * Create Date :* Revision : v1.0* Description : ****************
2020-11-17 22:39:47
1675
5
原创 FPGA串口接收、发送数据处理模块
该模块处理接收到的数据，并对数据拼接，解析成读写位，地址，写数据。对axi_master读回来的数据进行处理，分成4byte数据经过串口发送都上位机。下面是该模块的顶层，包含两个子模块，接收处理模块、发送处理模块。/**************************************************** Module Name : byte_matching * Engineer : Huangruigui* Target Device : * Tool version
2020-11-11 22:43:34
2538
原创 串口发送接收程序源码
串口接收程序源码：/**************************************************** Module Name : uart_rx_logic * Engineer : Huangruigui* Target Device : * Tool versions : * Create Date :* Revision : v1.0* Description : ***************************************
2020-11-09 19:20:44
865
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人