- 博客(5)
- 资源 (7)
- 收藏
- 关注
原创 4颗粒DDR地址线等长规则设置
1、建立Bus(布线完成直接点击网络,建议布局前打开DDR地址线飞线进行设置)2、按DDR次序将芯片从左上到右下排列3、规则管理器设置删除多余拓扑设置等长规则,并刷新(防止端接电阻的影响,设置靠近短接电阻那段等长并刷新后再设置其他等长规则)...
2021-02-23 23:05:36 3523
原创 allegro快速设等长规则的方法
差分内部等长1、选择特征编辑,鼠标左键划选相应差分对2、弹出如下窗口,在左边选择如右边选项、Diffp_Phase_Tol为差分内部等长误差,一般为5mil,部分要求严格可能会设置2mil、1mil甚至是0误差,左边有其他规则设置选项,比如---Gap,可设置差分线与其他网络间距Apply后可在规则管理器中查看-Electrical--Net--Routing--Differential Pair一般BUS线设等长1、同差分等长2、在规则管理器中出现BUS分组..
2021-02-23 23:03:24 10343
原创 Allegro-3D显示及3D文件导出方法
Allegro-3D显示及3D文件导出方法在网站下载相关器件3D文件,或者用相关CAD软件制作器件的三维模型(用allegro亦可,若对三维效果要求高不建议用allegro),后缀为 .stp或 .step。放入库文件夹(例:Step-lib)。 指定库路径对各个器件进行模型指定:如下弹出step窗口,相关调节可参考网上教程。导出本工程step:如下导进step库路径中重新打开step窗口对本工程指定step模型查看可用allegro-3Dview查看,或用SolidWorks
2021-02-23 23:00:15 10960 1
原创 PCB 设计流程(allegro 为例)
PCB 设计流程(allegro 为例) 一、PCB 设计输入资料 原理图、结构图、设计要求、单板计划完成进度表等二、PCB 设计准备工作1、封装库:包含.dra、.psm、.osm、.fsm、.pad 等必要文件2、网表:包含封装信息、器件名称或参数、网络信息;根据不同格式原理图导出分为 第一方网表和第三方网表3、可导入的结构图:dxf 文件三、PCB 设计过程1、检查库路径,导入网表,解决导入网表出现的各种问题;导入结构2、绘制板框,放入器件,初步设计环境参数和部分规则
2021-02-23 22:36:07 805
原创 cadence-allegro实用技巧(个人总结,未完待续)
环境设置技巧1、拐弯处的连接setup——design parameter——display——connect line endcaps2、鼠标手势启用3、走线高亮显示模式转换4、飞线显示:全局飞线显示 5、飞线显示:局部飞线显示,可修改为一般值6、测量mil和mm同时显示7、在PCB设计路径中生成geber文件夹,并出geber在里面8.库路径设置,favorite勾选可在My favorite中快速...
2020-09-06 17:51:07 1553
PCB DESIGN FOR REAL-WORLD EMICONTROL
2018-02-27
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人