• 博客(0)
  • 资源 (16)

空空如也

Cadence Concept-HDL&Allegro原理图与电路板设计

Cadence Concept-HDL&Allegro原理图与电路板设计

2013-05-01

Cadence高速电路板设计与仿真第3版

Cadence高速电路板设计与仿真第3版

2013-05-01

ASIC Verilog VLSI Design 专用集成电路 大规模集成电路设计

VLSI Design Perspective and Flow Architecture Design Logic and Circuit Design Physical Design Timing, Power, and Performance Analysis Verification and Testing Low power design Digital Signal Processing Design

2013-05-01

Visual C++2010开发权威指南

Visual C++2010开发权威指南 VisualStudio_2010_使用指南

2013-01-16

PSpice16.5 AD 教程七(常见元器件模型参数)

PSpice16.5 AD 教程七(常见元器件模型参数)

2013-01-07

PSpice 16.5 AD 教程六(ABM 库的设置和应用)

PSpice 16.5 AD 教程六(ABM 库的设置和应用)

2013-01-07

PSpice 16.5 AD教程四(测量函数的编辑)

PSpice 16.5 AD教程四(测量函数的编辑) PSpice 16.5 AD教程四(测量函数的编辑)

2013-01-07

PSpice16.5教程三蒙特卡罗分析和最坏情况分析

PSpice16.5教程三蒙特卡罗分析和最坏情况分析

2013-01-07

PSpice16.5教程二(进阶篇)

PSpice16.5教程二(进阶篇)

2013-01-07

PSpice16.5 AD 教程一

PSpice16.5 AD

2013-01-07

Allegro_V16.6

Allegro_V16.6

2013-01-07

Cadence高速电路板设计与仿真(第4版)——原理图与PCB设计

Cadence高速电路板设计与仿真(第4版)——原理图与PCB设计

2013-01-07

PCB设计规范

本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项,为一个工作组的设计人员提供设计规范,方便设计人员之间进行交流和相互检查。

2012-03-14

2. 645 GHz 正交本振产生电路

介绍了一个基于 0. 25μm CMOS 工艺的 2. 645 GHz 正交本振产生电路。该电路由 LC 2 压控振荡器 ,高频缓冲放大器和二阶无源多相滤波器组成。差分高频缓冲放大器采用电流复用技 术降低功耗 ;同时 ,这种电路结构只需一组 LC 谐振网络作负载 ,可以大大减小芯片面积。为了提 高正交信号的匹配精度 ,提出一种新的二阶无源多相滤波器的版图布局 ;这种布局实现了器件之间 的精确匹配 ,减小了寄生电容和电阻。测试结果显示 ,VCO 振荡范围为 2. 46~2. 78 GHz ;在输出 频率为 2. 645 GHz 时的相位噪声为2 120 dBc/ Hz @ 1 M Hz ;当二阶无源多相滤波器的输出幅度为 0. 86 dBm 时 ,高频放大器消耗的电流仅为 5 mA 。测试得到 I/ Q 四路的最大幅度失配为 1. 1 % ,后 仿真的相位误差为 0. 6

2012-03-14

USB3.0协议中文版

USB3.0协议中文版 适用于USB3.0硬件开发的需要

2012-02-25

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除