自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(56)
  • 收藏
  • 关注

原创 数字电路经验贴

1. 有时候会写一些通用模块。但是在实际使用的时候,模块内部的功能不会全部用到。会导致覆盖率上不去,以及面积增大。后续工作可以考虑怎么避免这种情况

2022-07-15 10:52:02 255 1

原创 图示CORDIC算法

图示CORDIC算法

2021-12-25 22:06:32 477

原创 RGB三原色

介绍为什么RGB是三原色

2021-12-18 21:17:41 4866

原创 数字电路之乘法器(四)

介绍布斯乘法器

2021-12-11 16:38:22 2724

原创 数字电路之乘法器(三)

介绍常数乘法以及分治法

2021-12-05 20:20:46 1062

原创 数字电路之乘法器(二)

本篇介绍right-shift乘法器

2021-11-28 16:36:04 4839

原创 数字电路之乘法器 (一)

本文介绍初级乘法器基本原理,并用Verilog实现了乘法器的算法过程,要注意的是,实际使用的的乘法器并非如此。

2021-11-21 14:24:53 4086

原创 Verilog之从BMP图片中读取RGB数据

本篇介绍如何从BMP文件中读取RGB数据

2021-11-13 21:08:41 4454

原创 算术型数字电路之定点数(fixed point)

本篇介绍有符号无符号定点数表示

2021-10-31 11:10:13 883

原创 Verilog之文件操作

学习Verilog/System Verilog 文件操作方法

2021-09-20 16:51:15 1157

原创 数字设计之取整

计算型数字电路设计中,常用到取整,本文列举常用的取整方式。在设计过程中,应保证数字设计结果与算法设计结果一致

2021-09-05 08:46:04 1681

原创 数字设计之二进制数运算

本篇是计算型数字电路设计的基础

2021-08-22 17:16:04 1541

原创 从蓄水池问题思考异步FIFO深度设计

文章目录前言蓄水池问题情形一:进水口,出水口一直工作情形二:出水口一直工作FIFO深度问题举例前言前段时间面试,因为没考虑过FIFO深度的问题,被面试官吊打一番,痛定思痛,写下这些。蓄水池问题一个蓄水池,体积为V,有进水口和出水口。进水口每秒流进m立方米的水,出水口每秒流出n立方米的水。初始时,蓄水池中没有水。情形一:进水口,出水口一直工作如果m=n,蓄水池可有可无,流进蓄水池的水会很快流出,蓄水池不会溢出;如果m>n,经过一段时间t后,蓄水池溢出。t=V/(m−n) t = V /

2021-02-22 20:08:48 399

原创 数字电路综合基础

本篇是虞希清老师《专业集成电路设计实用教程》的阅读笔记。阅读过程牢记:综合(synthesis) = 转化(translate) + 逻辑优化(logic optimization) + 映射(mapping)

2020-10-22 16:25:17 3973

原创 通用高速缓存原理

扒一扒高速缓存(cache)的原理

2020-10-15 20:06:25 1352

原创 Spyglass之CDC检查(5)

本篇介绍CDC检查最后一个过程CDC_verify(functional cdc checks)。主要检查:a)数据完整性;b) 格雷码编码;c) FIFO上溢或下溢;d) 握手协议。

2020-07-06 19:58:26 5983 11

原创 Spyglass之CDC检查(4)

CDC_verify_struct过程主要检查设计中是否有未同步的信号,是否有毛刺。在多时钟设计中,要考虑哪些信号需要同步?用什么同步方法?如果处理不当,则会在设计中引入亚稳态或者数据丢失。亚稳态产生的根本原因是建立时间或保持时间不够。本文先简单介绍CDC常用同步方法,再介绍CDC_verify_struct中的rules。

2020-07-01 19:52:56 11828

原创 Spyglass之CDC检查(3)

本篇文章主要介绍CDC检查第二个过程CDC_setup_check,有Clock_info03a, Clock_info05a/b以及Clock_info18检查项

2020-06-18 20:36:39 8759

原创 Spyglass之CDC检查(2)

本文主要介绍cdc_setup过程中的rules——clock_info1,reset_info1, setup_clock01,它们报告设计中的时钟树,复位树

2020-06-15 18:47:11 8325 5

原创 Spyglass之CDC检查(1)

本文是SPYGLASS CDC检查系列第一篇文章。简单起见,本文的操作基本都在GUI模式下进行

2020-06-12 19:42:45 15916 2

原创 Spyglass检查之状态机

本文翻译spyglass检查中的 Av_fsm_analysis 规则。

2020-06-11 18:46:08 1165

原创 静态功耗与动态功耗

功耗的本质是能量耗散。由能量守恒定律可知,能量只能从一种形式转成另一种形式,能量的总量不变。芯片耗散的电能主要转化成热能。如果一颗芯片的功耗过大,容易导致工作时温度过高,造成功能失效,甚至晶体管失效。因此,减小芯片功耗是很重要的一个任务。静态功耗以及动态功耗是两个主要的功耗源。

2020-04-05 15:01:57 50562 3

原创 Chisel+Interllj 配置问题记录

1 dump project structure from sbt 报错解决办法:点击第一个方框中的超链接,下载超链接中的文件,放在第二个方框中的路径中。先将文件夹中的内容全部删除掉,在将下载好的文件放进去。并重新reimport sbt project...

2020-04-04 17:39:55 410

原创 数字电路延时

作为一名数字电路设计工程师,为了避免设计一些垃圾出来。应该深入理解为什么一个电路具有延时以及如何修改这个电路以改善延时。设计者还必须有一些简单的模型能用手工快速估算性能并能理解为什么某些电路比另一些好。EDA工具能够精确快速的估算复杂的延时模型,所以逻辑努力方法不应当用来代替这样的工具。它的价值在于能进行快速粗略的手工计算并能展现电路设计的深层含义。

2020-03-29 14:44:58 19705 2

原创 数字电路之时序逻辑电路

关于触发器的分类。阎石版本的《数字电子技术基础》将触发器触发类型分为三种,分别是:电平触发,脉冲触发,边沿触发。然而书中脉冲触发和边沿触发举的例子实际上是一种,即边沿触发器。在本文**边沿触发的SR触发器**的例子中,脉冲转换检测器可看成是阎石书中的脉冲触发类型。实际上,如果从时钟的角度来看,只有两种触发类型,即电平触发和边沿触发,本文按照这种思路对触发器类型进行分类,并把电平触发器称作门控锁存器。因此,本文的思路就是先介绍锁存器,其次门控锁存器,最后边沿触发器。组合电路的输出只与电...

2019-11-27 20:51:58 3965

原创 数字电路之组合逻辑电路

逻辑门对应布尔运算,逻辑门组合对应布尔表达式,逻辑门组合的相互转换对应布尔表达式的相互转换。但无论逻辑门或者表达式如何改变,真值表永远不变。用逻辑门进行组合的电路就叫做组合逻辑电路。

2019-11-24 12:18:15 6326

原创 数字电路之布尔代数与逻辑化简

布尔运算是逻辑门的基础,逻辑门和布尔代数的定律构成了数字电路的基础。本文的目的是对布尔表达式进行化简,化简的目的是在实际电路中使用更少的逻辑门。一个逻辑电路有三种表达方式,分别是布尔表达式,真值表,以及卡诺图。真值表最直观,卡诺图适合化简,布尔表达式适合运算。布尔表达式,真值表,卡诺图相互之间可以转换。

2019-11-17 15:59:45 26658 5

原创 Verilog 中的阻塞非阻塞赋值,时序电路组合电路如何描述

本文只讨论可综合电路,initial语句块不在本文讨论范围中.

2019-11-08 14:18:05 3984

原创 简单理解什么是虚拟存储器

虚拟存储器是非常重要的一个概念。先抽丝剥茧的了解下什么是虚拟存储器,再理解下虚拟存储器有什么作用。

2019-11-01 17:25:35 9131 2

原创 2019非上海生源高校应届生落户指南

博主从五月份准备落户申请材料,到十月中旬拿到上海个人户口本,历时五个月之久,落户流程非常复杂,特此在拿到户口本之际写下这篇博客,以备即将落户上海的应届生查看。

2019-10-16 21:38:16 2805

原创 (3)汇编语言之跳转指令

跳转指令是汇编语言中最常用的指令之一。C语言中的条件语句,循环语句,经过汇编后都含有跳转指令。

2019-10-13 15:56:13 8354 1

原创 (2)汇编语言之数据传送指令

目录一、数据格式阅读本文之前,如果对寻址方式不清楚,可参阅上一篇文章(1)汇编语言之寄存器,操作数寻址方式。一、数据格式  C语言有不同的数据格式,如char,short,int,long等。汇编语言针对不同数据有不同的操作码形式,如movb(传送字节),movw(传送字),movl(传送双字)。本篇采用32位的Intel格式描述这种规律,如下图所示:Intel数据类型汇编代...

2019-10-12 17:25:12 2196

原创 (1)汇编语言之寄存器,操作数寻址方式

汇编语言格式有AT&T和Intel格式两种,GCC编译器采用AT&T格式,本系列文章中的所有汇编语言都采用此格式。

2019-10-10 20:58:08 3162

原创 有符号数无符号数加法以及浮点数表示

写在前面:计算机中数据存储与运算的专业名词听起来晦涩,实际上我们在九年义务教育阶段就已经掌握了,如:整型(integer)——整数,浮点数(float)——小数,无符号数(unsigned)——正数,有符号数(signed)——负数,把这种关系记在脑中,学起来就不那么怕了。1、无符号整型表示(正数表示)我们在纸上写一个数字,可以把数字写的无限大,但在计算机中不可以。数据在计算机中的表示...

2019-10-09 15:04:53 4272

原创 MAC OS 配置 chisel3环境

1. Mac 安装 homebrew/usr/bin/ruby -e "$(curl -fsSL https://raw.githubusercontent.com/Homebrew/install/master/install)"homebrew的作用就是方便安装,卸载程序,只要一条指令就能完成这些。2. 安装 Scalabrew install scala在终端输入 ...

2019-09-24 21:59:58 1109 4

原创 Mac 修改VIM中C语言函数高亮显示

开启root权限sudo vim /usr/share/vim/vim80/syntax/c.vim在文件下方输入"highlight Functionssyn match cFunctions "\<[a-zA-Z_][a-zA-Z_0-9]*\>[^()]*)("me=e-2syn match cFunctions "\<[a-zA-Z_][a-zA-Z_0...

2019-04-15 20:26:57 625

原创 Burst(突发)信号详解

突发信号是一个根据字面意思非常难以理解的信号。为此头疼了好久,终于理解了什么是突发信号突发是指在同一行中相邻的存储单元连续进行数据传输的方式,连续传输所涉及到存储单元(列)的数量就是突发长度(SDRAM),简称BL(burst length)。上两张图:非突发连续读取模式:不采用突发传输而是依次单独寻址,此时可等效于BL=1,虽然可以让数据是连续的传输,但每次都要发送列地址与命令信...

2018-12-12 10:35:01 29118 1

原创 Latex学习笔记

一、安装 Miktex 和TeX studioMiktex 是编译包,Tex studio 是编辑器Miktex 下载Tex studio 下载或者下载Ctex(支持中文),其中包含编译包Miktex和编辑器WinEdit二、简单的TeX文件构成:\documentclass[]{} %定义风格,例如elsevier\usepackage{} % 插入各种包,可以支持...

2018-11-16 09:14:39 257

原创 ISE安装遇到的问题

ise14.7 manage license打不开ise14.4 软件就闪退,进都进不去怎么解决

2018-10-13 08:53:23 2151

原创 机器学习帖子收集

一、主成分分析(PCA Principal components analysis)PCA 无监督降维技术降维的标准是:样本点到这个超平面的距离足够近,或者说样本点在这个超平面上尽可能的分开二、线性判别分析(Linear Discriminant Analysis LDA)LDA 监督学习降维技术投影后类内方差最小,类间方差最大三、共轭梯度算法共轭梯度算法 共轭梯度...

2018-09-06 14:26:42 204

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除