- 博客(1)
- 资源 (9)
- 收藏
- 关注
RSS订阅原创 我的烦恼
我不知到自己要的是什么，也许我曾经知道，可它早已成为我心中不感去想的碎片，我有许多是要去做，但是我却没有去做我，而选择去逃避，这也许注定我这一生的平庸，可是我有不服这一切，我是一个很好强的人，但是这一切并非你情我愿的，这就是人。 大人物有大人物的忧愁，小人物有小人物的烦恼。我不明白这一切到底是为什么，人的一生活着是为了什么，有人说：“为了这一辈子的幸福！”可是人的是过的好烦，好烦。
2009-04-03 19:58:00
199
学会VHDL电子设计流程 4位乘法器的设计
一、实训目的
1学会LOOP语句的使用
2熟悉库及程序包的内容
二、实训原理
四位二进制乘法采用移位相加的方法。即用乘数的各位数码，从高位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次得到的部分积左移一位并与第二次得到的部分积相加，将加得的和左移一位再与第三次得到的部分积相加，再将相加的结果左移一位与第四次得到的部分积相加，直到所的部分积都被加过一次
2009-11-03
学会VHDL电子设计流程1 1人表决器设计
一、实训目的
1、学会VHDL电子设计流程
2、学会用行为描述方式来设计电路
二、实训原理
用11个开关作为表决器的11个输入变量，输入变量为逻辑‘1’时表示表决者“赞同”；输入变量为‘0’时表示表决者“不赞同”。输出逻辑为‘1’时，表示表决“通过”；输出为‘0’时表示表决“不通过”。当表决器的11个输入变量中有6个及6个以上为‘1’时，则表决器输出为‘1’；否则为‘0’。
2009-11-03
初识QuartusII及半加器设计
1、 认识Quartus II界面，学会软件的使用。会用原理图输入法来设计组合逻辑电路，学会利用EDA软件进行电子电路设计的详细流程，能够对设计的项目进行编程下载，用硬件验证设计项目。
2、 复习数字电路的知识，利用基本门电路完成半加器
2009-11-03
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人