xuzhihengtime的博客

空空如也

数字时钟vhdl设计

用VHDL进行的数字时钟设计，时钟频率为50MHZ

2012-12-20

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

xuzhihengtime CSDN认证博客专家 CSDN认证企业博客

码龄11年

0: 原创

-: 周排名

-: 总排名

0: 访问

: 等级

0: 积分

0: 粉丝

0: 获赞

0: 评论

0: 收藏

私信

关注

提示

确定要删除当前文章？

取消删除