EDK11.4设计使用指导
该文档是从Xilinx网站上下载的,根据EDK11.4版本写的使用指导。文档中详细的说明了利用BSB向导建立xmp工程的过程,以及在SDK中如何调试等问题,并且详细的列出了如mhs,mss等文件后缀的说明,使学习EDK的同胞们对EDK有个清楚的认识。
Xilinx12.1补丁
Xilinx ISE 12.1的安装时一路都报错,是因为无法建立快捷方式,安装完成后找不到快捷方式,此补丁就是解决该问题的,可按照“readme.txt”中的操作即可。
边界元素法场效解算器Polar Instruments SI8000m v6.1.0
边界元素法场效解算器Polar Instruments SI8000m v6.1.0
gVim用户手册 作者: Bram Moolenaar(中文版)
介绍了gVim的基本命令、高级编辑命令等操作命令,以及gVim编辑文件的必要技巧,以下是部分目录:
起步
usr 01.txt 关于本手册
usr 02.txt Vim第一步
usr 03.txt 移动
usr 04.txt 小幅改动
usr 05.txt 定制你的Vim
usr 06.txt 使用语法高亮
usr 07.txt 编辑多个文件
usr 08.txt 分隔窗口
usr 09.txt 使用GUI
usr 10.txt 大刀阔斧
usr 11.txt 灾难恢复
usr 12.txt 奇技淫巧
高效编辑
usr 20.txt 加速冒号命令
usr 21.txt 进退之间
usr 22.txt 查找要编辑的文件
usr 23.txt 非文本文件
usr 24.txt 快速键入
usr 25.txt 编辑格式化文本
usr 26.txt 重复重复, 再重复
usr 27.txt 搜索命令和模式
usr 28.txt 折行
......
在DOS下打开gVim方法
在Windos下安装gVim后,可以双击快捷方式打开。如何在DOS下打开gVim呢?
遇到这样的问题:如果在DOS下打开gVim,在DOS中输入命令gvim filename.txt,则显示“没有此命令”之类的语句,这是因为还需要设置环境变量。
Synplicity产品概述
因为我在安装综合工具时,不知道Synplicity公司的产品有什么区别,所以下载了这篇文档,和大家分享一下.本文简单介绍了Synplicity公司的几个产品
2、4、8分频电路的实现方法
分频系数较大的2N分频电路需要采用标准计数器来实现,此处的方法是直接将计数器的相应位赋给分频电路的输出信号即可实现分频功能。采用这个方法的好处是:一是不需要定义中间信号,设计简单,节约资源;二是可以避免毛刺现象的发生,从而避免了逻辑错误产生的可能性。
采用VHDL和Verilog两种语言实现的2分频、4分频和8分频。
Verilog实现方法,给出了测试文件和仿真波形。
如何ModelSim SE中建立Xilinx仿真库(完善版)
该文档是对上次上传的“如何ModelSim SE中建立Xilinx仿真库”的完善版本,这次更加清楚详细。
如何在ModelSim SE中建立Xilinx仿真库
本文是参考了网上的资料,加上自己的实践,总结出的经验。本文总共介绍了两种方法,说明了如何在ModelSim SE中建立Xilinx仿真库的详细步骤。
说明了 ModelSim和Xilinx的关联方法。
提示了建立库时应避免的错误
完美时序-时钟产生和分发设计指南(中文版).pdf
完美时序-时钟产生和分发设计指南(中文版).pdf
完美时序-时钟产生和分发设计指南(中文版).pdf
完美时序-时钟产生和分发设计指南(中文版).pdf
静态时序分析(Static Timing Analysis)基础及应用.pdf
静态时序分析(Static Timing Analysis)基础及应用.pdf
静态时序分析(Static Timing Analysis)基础及应用.pdf
静态时序分析(Static Timing Analysis)基础及应用.pdf
modelsim se 6.2b版本的keygen.exe文件以及安装方法(2)
modelsim se 6.2b版本的keygen.exe文件以及modelsim se 6.0的安装方法,使用modelsim se 6.0的基本的仿真步骤,
modelsim se 6.0与modelsim se 6.2b的安装方法类似,可以仿照着做。
Xilinx常见问题回答.pdf
Xilinx常见问题回答
pdf 格式
比较老
FPGA设计全流程.pdf
FPGA设计全流程
pdf格式
FPGA设计全流程
pdf格式
FPGA设计全流程
pdf格式
双向端口的VHDL设计
双向端口的VHDL设计
双向端口的VHDL设计
双向端口的VHDL设计
双向端口的VHDL设计