woshilaoyu的博客

细阐述了C()RDIC算法的原理、应用、硬件结构和实现。并通过基于FPGA的CORDIC算法实现和实际应用统计结果．进一步验证了使用硬件来实现C()RDIC算法所具的快速、精确和经济的特点。同时也为C()RDIC算法的ASIC实现提供了依据。

介绍了采用 S TA(静态时序分析)对 FPGA(现场可编程门阵列 )设计进行时序验证的基本原理, 并介绍了几种与 S TA相关联的时序约束。针对时序不满足的情况, 提出了几种常用的促进时序收敛的方法。结合设计实例,阐明了 STA在高速、 大规模 FPGA开发中的应用。实践表明, 随着数字设计复杂度的增加,在后端的时序验证环节, 与传统的动态门级时序仿真相比, 采用STA方法的优势在于可以全面、 高效地完成验证任务。