可配置BCH解码Verilog硬件实现
可配置BCH解码Verilog硬件实现，能够按照用户配置实现不同位宽下的BCH解码操作，可靠性高，能够满足不同用户的实际需求。
可配置BCH编码Verilog硬件实现
可配置BCH编码Verilog硬件实现，能够根据用户需求实现对应的BCH编码，进而实现可靠数据传输和通信
国密杂凑算法SM3硬件代码
国密杂凑算法SM3的Verilog硬件实现，内容包含源代码、测试文件和仿真截图。实际测试65nm工艺下吞吐率可达40Gbps。
TessentMBIST_useref.pdf
mentor公司的TessentMBIST用户手册，包含了软件操作过程、硬件电路结构等详细说明，能够帮助用户实现存储器的内建自测试功能。
SM4-Verilog.zip
采用Verilog硬件描述语言，完整实现了国密SM4分组密码算法，能够支持典型的CBC、CFB、OFB等工作模式。
APB-wdt.zip
实现32位APB总线下的看门狗设计，经过ASIC和FPGA功能仿真，经过多次流片验证，能够满足用户的实际应用需求。
APB-uart.zip
采用Verilog硬件描述语言，实现了32位APB总线下的UART接口设计，能够完美支持各种传输模式和波特率。
sm2_cpa.zip
采用Verilog硬件描述语言，完整实现了SM2椭圆曲线密码算法，能够实现有限域和二元域下的数据签名/验签，数据加解密等功能。
i_axi_x2h.zip
AXI总线到AHB总线的桥接电路，经过ASIC和Xilinx FPGA仿真和测试通过，且通过SoC流片检验，能够完美实现AXI总线到AHB总线的协议转换。
全国大学生数学竞赛及答案.rar
内容包含近年以来的全国大学生数学竞赛真题及答案，对广大学弟学妹参加全国大学生数学竞赛，具有很好的参考价值。
C语言的100个经典程序.zip
包含了常用了100个经典的C语言程序典例，涵盖面广泛，案例经典，非常适合初学者学习C语言编程，工程师完成应用程序开发。
memctrl32.zip
能够将SRAM存储器挂载到32位AHB总线，实现CPU、DMA等模块，对任意大小的SRAM的读写访问控制。
SM2椭圆曲线公钥密码算法原理及基础.zip
国家密码管理局颁布的t椭圆曲线密码算法SM2的全套资料，包括数据加解密、消息签名验证的标准和测试向量，以及必备的基础知识。
pulp-riscv-binutils-gdb-master.zip
能够完美支持各类RISCV的JTAG调试的GDB软件安装包，亲自测试通过。适用于Linux操作系统。
Verilog下同步FIFO快速实现
系统描述了同步FIFO硬件实现过程，采用Verilog硬件描述语言实现
同步FIFO硬件设计
系统描述了同步FIFO硬件实现过程，采用Verilog硬件描述语言实现
桶型移位寄存器
用Verilog硬件描述语言实现了64位移位寄存器任意方向、任意规模的快速移位
DES算法硬件实现
采用Verilog硬件描述语言，快速实现了DES算法，对于密码学习和安全芯片设计具有较大帮助
AES解密硬件实现
采用Verilog硬件描述语言，实现了AES解密算法，对于密码算法学习使用和安全芯片设计具有较大帮助
AHB总线下DMA硬件设计
高效实现了AHB总线下DMA控制器设计，对于SoC系统开发和学习使用具有较大帮助
snow算法快速实现
使用Verilog语言实现snow算法的快速设计，性能高，鲁棒性强
AES算法快速硬件实现Verilog
利用Verilog语言，实现AES算法快速硬件实现，对于系统学习Verilog语言和安全芯片设计帮助较大
通信原理MATLAB实验代码
包含通信原理实验常用MATLAB实验代码，可用于MATLAB学习，通信仿真和工程设计
C语言典型程序
包含常用的数十种C语言程序代码，可用于本科课程学习，软件环境开发，工程设计应用。
8位快速加法器
在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超前进位算法实现上的逻辑复杂性，又解决了串行进位运算时间长的问题，提升了运算速率。
32位快速加法器
带流水线的32位快速加法器。在设计过程中，将串行进位加法器和超前进位加法器相结合，即克服了完全采用超前进位算法实现上的逻辑复杂性，又解决了串行进位运算时间长的问题，提升了运算速率。
RSS订阅